CPLD
CPLD采用CMOSEPROM、EEPROM、快闪存储器和SRAM等编程技术，从而构成了高密度、高速度和低功耗的可编程逻辑器件。cPCI总线
资源总数
500
CPLD 热门资料
查看全部 500 份 →FPGA／CPLD设计工具——Xilinx ISE使用详解 378页 71.7M.pdf
可编程逻辑器件相关专辑 96册 1.77GFPGA／CPLD设计工具——Xilinx ISE使用详解 378页 71.7M.pdf
2014-05-05
71
pld与cpld数字电路设计——使用machxl 229页 3.3M.pdf
可编程逻辑器件相关专辑 96册 1.77Gpld与cpld数字电路设计——使用machxl 229页 3.3M.pdf
2014-05-05
56