CPLD采用CMOSEPROM、EEPROM、快闪存储器和SRAM等编程技术，从而构成了高密度、高速度和低功耗的可编程逻辑器件。cPCI总线
实现cpld和pc机之间的串口通信，PC机传送到CPLD的信息，CPLD传回到PC机
基于CPLD和VHDL的电子密码锁设计，毕业论文的PDF格式，可以参考一下
一些非常用用的cpld芯片的资料，没事可以看看，很好的，尤其是初学者
一个关于VHDL的cpld开发实验程序，通过运用max+plus 运行程序，实现实验相关功能
加载登录表单中...
加载注册表单中...
加载表单中...