CPLD采用CMOSEPROM、EEPROM、快闪存储器和SRAM等编程技术，从而构成了高密度、高速度和低功耗的可编程逻辑器件。cPCI总线
可编程逻辑器件cpld 和fpga 以及xilinx webpack 4.2 ISE 的介绍;用xilinxwebpack 4.2 ISE 设计七段译码器的显示.关键词 ASIC Xinlin
■ I/O 扩展——进行I/O 解码，以低成本有效的增强了其他标准器件的I/O 功能。 ■ 接口桥接——以尽可能低的成本转换不兼容器件之间的总线协议和电压。 ■ 电源管理——管理电路板上其他器件的上电排序，并进行监控。 ...
· 摘要： 本文介绍了在DSP系统中,利用复杂可编程逻辑器件(以下简称CPLD)来产生可以灵活配置的等待状态发生信号(以下简称READY信号)、片选信号LCD和数据指令切换信号LCD_C/D;并在此的基础上,进一步介绍...
本文介绍了基于厚度测速法和TIRP 法的超声测速原理，在深入分析TIRP 法测速原理的基础上，用CPLD实现时间的测量，不但速度快、测量精度高，而且整个模块接口简单、操作灵活，完全可以满足工程
·摘要： 介绍了复杂可编程逻辑器件EPM3256E在数字通讯系统中的应用.给出系统的硬件电路设计,包括DSP串口扩展电路以及人机接口电路的设计.这一应用使系统有足够的冗余和灵活性,并提高可靠性和可升级性.