CPLD采用CMOSEPROM、EEPROM、快闪存储器和SRAM等编程技术,从而构成了高密度、高速度和低功耗的可编程逻辑器件。cPCI总线
cpld与pc机通信的VHDL代码,用于模拟cs232收发功能
用于FPGA和CPLD编译的VerilogHDL书
mcu与cpld之间spi接口程序,mcu为master,cpld用verilog写成slave模块
串口通讯 verilog CPLD EPM1270 源代码
0406、制作51和CPLD通用下载线
可编程逻辑器件相关专辑 96册 1.77G@@ CPLD技术及其应用 292页 13.5M.pdf
可编程逻辑器件相关专辑 96册 1.77Gcpld技术及其应用 282页 6.1M.pdf
基于FPGA-CPLD最小系统PCB的制作
加载登录表单中...
加载注册表单中...
加载表单中...