FPGA Verilog
FPGA Verilog,双向端口的研究,比较全,由ASSIGN和ALWAYS模块组成,测试可用...
FPGA Verilog,双向端口的研究,比较全,由ASSIGN和ALWAYS模块组成,测试可用...
FPGA培训教程,非常详细,适合初学者学习,EDA系列...
implemention of FPGA and DSP linking port, using Asynchronous mode...
基于FPGA的键盘扫描模块的设计实现,感兴趣的请下载...
这是我的FPGA的板子,用以产生任意波形...