CPLD+FPGA

基于CPLD的二进制码转换为二十进制（BCD）码的电路[1].pdf

2013-09-03 47 CPLD+FPGA

利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点

2013-08-11 117 CPLD+FPGA

]本文介绍了如何利用CPLD(复杂可编程逻辑器件)与单片机的结合实现并行I／\r\nO(输入／输出)接口的扩展。该设计与用8255做并行I／O接口相比，与单片机软件完全兼容，\r\n同时拥有速度快，功耗低，价格便宜，使用灵活等特点

2013-08-14 172 CPLD+FPGA

2013-08-15 137 CPLD+FPGA

本文介绍一种以CPLD[1]为核心、以VHDL[2]为开发工具的时间控制器，该控制器不仅具有时间功能，而且具有定时器功能，能在00：00～23：59之间任意设定开启时间和关闭时间，其设置方便、灵活，广泛应用于路灯、广告灯箱、霓虹灯等处的定时...

2013-08-16 69 CPLD+FPGA

2013-12-04 128 CPLD+FPGA

2015-12-11 63 CPLD+FPGA

2014-01-26 45 CPLD+FPGA

CPLD+FPGA 热门资料