虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

CH-MAX

  • c++语言程序设计超级简单了解

    c++语言程序设计超级简单了解,你会惊喜地发现你可以后人乘凉:max是C++标准库的一部分。

    标签: 语言程序设计 超级

    上传时间: 2013-12-15

    上传用户:啊飒飒大师的

  • Instead of finding the longest common subsequence, let us try to determine the length of the LCS.

    Instead of finding the longest common subsequence, let us try to determine the length of the LCS. 􀂄 Then tracking back to find the LCS. 􀂄 Consider a1a2…am and b1b2…bn. 􀂄 Case 1: am=bn. The LCS must contain am, we have to find the LCS of a1a2…am-1 and b1b2…bn-1. 􀂄 Case 2: am≠bn. Wehave to find the LCS of a1a2…am-1 and b1b2…bn, and a1a2…am and b b b b1b2…bn-1 Let A = a1 a2 … am and B = b1 b2 … bn 􀂄 Let Li j denote the length of the longest i,g g common subsequence of a1 a2 … ai and b1 b2 … bj. 􀂄 Li,j = Li-1,j-1 + 1 if ai=bj max{ L L } a≠b i-1,j, i,j-1 if ai≠j L0,0 = L0,j = Li,0 = 0 for 1≤i≤m, 1≤j≤n.

    标签: the subsequence determine Instead

    上传时间: 2013-12-17

    上传用户:evil

  • 简单的加密算法,可逆与不可逆 数据加密: 算法1:(不可逆) 将ASCII表中32~~126中的字符

    简单的加密算法,可逆与不可逆 数据加密: 算法1:(不可逆) 将ASCII表中32~~126中的字符,加密后,显示为128~~255的字符. 128~~255的字符会让人看起来头痛些。。。。。。安全. 当ch[?]的值为偶数时:ch[?]=255-ch[?]的个位*10-ch[?]的十位 当ch[?]的值为奇数时: ch[?]=128+ch[?]的个位*10+ch[?]的十位 当ch[?]的值为质数时:ch[?]=128+ch[?]的个位+ch[?]的十位 算法2:(可逆) 当ch[?]的值能被3整除时:ch[?]-=2,否则ch[?]-=3

    标签: ASCII 126 32 加密算法

    上传时间: 2014-11-10

    上传用户:李梦晗

  • 简单的加密解密算法,可逆与不可逆 数据加密: 算法1:(不可逆) 将ASCII表中32~~126中的字符

    简单的加密解密算法,可逆与不可逆 数据加密: 算法1:(不可逆) 将ASCII表中32~~126中的字符,加密后,显示为128~~255的字符. 128~~255的字符会让人看起来头痛些。。。。。。安全. 当ch[?]的值为偶数时:ch[?]=255-ch[?]的个位*10-ch[?]的十位 当ch[?]的值为奇数时: ch[?]=128+ch[?]的个位*10+ch[?]的十位 当ch[?]的值为质数时:ch[?]=128+ch[?]的个位+ch[?]的十位 算法2:(可逆) 当ch[?]的值能被3整除时:ch[?]-=2,否则ch[?]-=3

    标签: ASCII 126 算法 32

    上传时间: 2017-02-24

    上传用户:txfyddz

  • 4位电子智能密码锁

    4位电子智能密码锁,基于VHDL语言设计,MAX+PLUSⅡ环境下实现

    标签: 电子 密码锁

    上传时间: 2013-11-30

    上传用户:athjac

  • Verilog HDL的程式

    Verilog HDL的程式,上網找到SPI程式, vspi.v這程式相當好用可用來接收與傳送SPI,並且寫了一個傳輸信號測試,spidatasent.v這程式就是傳送的資料,分別為00 66... 01 77...... 02 55這樣的資料,並透過MAX+PULS II軟體進行模擬,而最外層的程式是test_createspi.v!

    标签: Verilog HDL 程式

    上传时间: 2017-03-06

    上传用户:onewq

  • Verilog是广泛应用的硬件描述语言

    Verilog是广泛应用的硬件描述语言,可以用在硬件设计流程的建模、综合和模拟等多个阶段。随着硬件设计规模的不断扩大,应用硬件描述语言进行描述的CPLD结构,成为设计专用集成电路和其他集成电路的主流。通过应用Verilog HDL对多功能电子钟的设计,达到对Verilog HDL的理解,同时对CPLD器件进行简要了解。 本文的研究内容包括: 对Altera公司Flex 10K系列的EPF10K 10简要介绍,Altera公司软件Max+plusⅡ简要介绍和应用Verilog HDL对多功能电子钟进行设计。

    标签: Verilog 硬件描述语言

    上传时间: 2017-03-06

    上传用户:epson850

  • This is GPS Matlab findPreambles finds the first preamble occurrence in the bit stream of each ch

    This is GPS Matlab findPreambles finds the first preamble occurrence in the bit stream of each channel. The preamble is verified by check of the spacing between preambles [6sec] and parity checking of the first two words in a subframe. At the same time function returns list of channels, that are in tracking state and with valid preambles in the nav data stream.

    标签: findPreambles occurrence the preamble

    上传时间: 2013-12-23

    上传用户:秦莞尔w

  • 3rd Generation Partnership Project Technical Specification Group Radio Access Network Spatial ch

    3rd Generation Partnership Project Technical Specification Group Radio Access Network Spatial channel model for Multiple Input Multiple Output [MIMO] simulations

    标签: Specification Partnership Generation Technical

    上传时间: 2014-01-11

    上传用户:nanfeicui

  • 8位全加器的VHDL描述

    8位全加器的VHDL描述,可用MAX+plusⅡ运行测试

    标签: VHDL 8位 全加器

    上传时间: 2014-01-16

    上传用户:erkuizhang