5分钟学会使用CPLD VHDL语言
5分钟学会 使用 CPLD \r\nVHDL语言...
5分钟学会 使用 CPLD \r\nVHDL语言...
CPLD技术及其应用(电子书,pdf 格式)\\\\\\\\r\\\\\\\\nCPLD技术及其应用(电子书,pdf 格式)...
使用Verilog编写的同步FIFO,可通过设置程序中的DEPTH设置FIFO的深度,FIFO_WRITE_CLOCK上升沿向FIFO中写入数据,\r\nFIFO_READ_CLOCK上升沿读取数据。本程序对FIFO上层操作简单实用。...
PFGA的驱动 可直接使用 希望对大家有帮助\r\n...
啥也不说了,国外出的新书:高级FPGA设计。各位,有钱的就下,没钱的挣够了下。 \r\n把\"镇山之宝\"贡献出来了。\r\n...