标准SDR SDRAM控制器参考设计_verilog_lattice\sdr_ctrl.v
标签： verilog_latticesdr_ctrl SDRAM SDR 标准
上传时间： 2016-08-28
上传用户：hullow
介紹stack的使用 v
标签： stack
上传时间： 2016-08-31
上传用户：myworkpost
资料压缩技术与应用- BTC编码压缩-ch10
上传时间： 2013-12-22
上传用户：rocketrevenge
embed visual v++串口调试助手
上传时间： 2013-12-06
上传用户：zhuimenghuadie
v h d l 编程，通过蜂鸣器播放定制的乐曲，
标签： 编程
上传时间： 2014-07-22
上传用户：dongbaobao
gnumake manual v 3.80 中文版 和 英文版
上传时间： 2016-09-29
上传用户：zhenyushaw
用单片机和ad0809做成的数字电压表０～５v有原理图，简洁易懂
上传时间： 2013-12-13
上传用户：dapangxie
IEEE802．16e中的BTC码编译码方案.pdf,2
上传时间： 2013-12-26
上传用户：kr770906
S-35390A是可以在超低消耗电流、宽工作电压范围内工作的2线CMOS实时时钟IC。工作电 压为1.3 ~ 5.5 V、可适用于从主电源电压到备用电池电压的宽幅电源电压。通过0.25 μA的计 时消耗电流和宽范围的计时电源电压，可大幅度地改善电池的持续时间。在使用备用电池工 作的系统中，内置的自由寄存器可作为用户备用存储器来使用。在主电源切断前存储在寄存 器中的信息，可在电压恢复后的任何时候读出。 本产品因为内置了时钟校正功能，所以可以在很宽的范围内校正因振荡电路的频率偏差所导 致的时钟数据的提前或滞后。通过此功能和温度传感器的结合，可根据温度变化来对时钟进 行校正，从而实现不受环境温度影响的高精度的计时功能
上传时间： 2016-10-16
上传用户：坏坏的华仔
// -*- Mode: Verilog -*- // Filename : wb_master.v // Description : Wishbone Master Behavorial // Author : Winefred Washington // Created On : 2002 12 24 // Last Modified By: . // Last Modified On: . // Update Count : 0 // Status : Unknown, Use with caution! // Description Specification // General Description: 8, 16, 32-bit WISHBONE Master // Supported cycles: MASTER, READ/WRITE // MASTER, BLOCK READ/WRITE // MASTER, RMW // Data port, size: 8, 16, 32-bit // Data port, granularity 8-bit // Data port, Max. operand size 32-bit // Data transfer ordering: little endian // Data transfer sequencing: undefined
标签： Description Behavorial wb_master Filename
上传时间： 2014-07-11
上传用户：zhanditian
