LPC master verilog source(内附LPC标准协议文档)
用户接口Wishbone bus 接口, 驱动LPC master去主动访问 slave 寄存器表(地址可更改) 读取到寄存器封装到用户层 可按要求更改设计 ...
用户接口Wishbone bus 接口, 驱动LPC master去主动访问 slave 寄存器表(地址可更改) 读取到寄存器封装到用户层 可按要求更改设计 ...
FPGA HArd Ethercat Master...
magnify-master.zip ...
这是Android Studio的使用指南,version1.0...
ASIO2WASAPI-master源码...