用AVR单片机设计的MP3播放器 功能： MP3 Player IDE ATA interface FAT 32 with long file name support USB interface On board power supply (input from 7v to 20v DC) Bootloader firmware upgradeable via USB port Infrared bi-directional interface Remote Control Back light graphic LCD worked with only 2x AA batteries In sleep mode sink less than 1uA (2.5mA in active mode) 5 buttons for easy navigation Long range (more than 20 feets)
标签： MP3 interface support Player
上传时间： 2016-07-02
上传用户：fandeshun
Detecting Network Intrusions via Sampling_A Game Theoretic Approach Internet Quarantine_Requirements for Containing Self-Propagating Code Modeling Malware Spreading Dynamics Modeling the Spread of Active Worms
标签： Quarantine_Requireme Intrusions Sampling_A Detecting
上传时间： 2013-11-30
上传用户：xc216
ＦＰＧＡ实现全数字锁相环，利用硬件描述评议verilog HDL，顶层文件ＤＰＬＬ．Ｖ
上传时间： 2014-01-09
上传用户：1159797854
CAN总线IPCORE，采用Verilog HDL语言实现。
上传时间： 2013-12-25
上传用户：ve3344
这是一个在MAX II CPLD利用FT245BM 模块实现USB传输的读写程序，用的是Verilog HDL语言
上传时间： 2014-01-01
上传用户：lingzhichao
-- DESCRIPTION : Shift register -- Type : univ -- Width : 4 -- Shift direction: right/left (right active high) -- -- CLK active : high -- CLR active : high -- CLR type : synchronous -- SET active : high -- SET type : synchronous -- LOAD active : high -- CE active : high -- SERIAL input : SI
标签： Shift right DESCRIPTION direction
上传时间： 2013-12-02
上传用户：gxrui1991
A semantic session analysis method partitioning Web usage logs is presented．Semantic W eb usage log preparation model enhances usage logs with semantic．The M arkov chain mode1 based on ontology semantic measurement is used to identi． ing which active session a request should belong to．The corn— petitive method is applied to determine the end of the sessions． Compared with other algorithms，more successfu1 sessions are additionally detected by semantic outlier analysis．
标签： usage partitioning presented semantic
上传时间： 2016-08-06
上传用户：gxrui1991
学生信息管理系统,后台用了SQL.主要功能： 查询，添加，删除，显示“学院，各系，班级，学生，教师，社团，课程”等信息,程序还用了Active Skin 对程序进行了换肤
上传时间： 2014-01-26
上传用户：libinxny
HDLC控制接收数据开始标志7E和去零模块，用于FPGA与E1相接，Verilog HDL语言编写
上传时间： 2016-08-17
上传用户：xauthu
关于SOC片上总线的文章，值得看看，尤其是写HDL代码的
上传时间： 2016-08-17
上传用户：标点符号
