数字音频实验测试工程，程序演示了通过I2C 总线对 TLV320AIC23 芯片的控制，各种音频环路，多种采样频率，DMA 音频采集和输出等 测试。程序中有详尽的说明。TLV320AIC23 的控制HDL模块Freedev_aic23 的7 号 寄存器提供了读和写两个端口，分别连接到数字音频芯片的AD 和DA 通道，每次可 读出和写入一个32 位宽的数据，分别是16 位左声道和16 位右声道的采样值。每 次数据就是一次采样的结果。如果是48K 采样率，那么每个数据时间间隔就是 1/48000。在这个工程基础上可以输出我们的特殊处理的数据，如正弦波数据，就 可以输出（LOUT）正弦波信号。
上传时间： 2015-12-14
上传用户：bruce5996
在微型计算机系统中, CPU与外部的基本通信方式有两种,一种是并行通信即数据的各位同 时传送,其优点是传输速度较快,但数据有多少位就需要多少条传送线 而串行通信中数据一位一位顺序传 送,能节省传送线. 用Verilog HDL语言实现了串并、并串通信接口之间的转换
上传时间： 2013-12-24
上传用户：aysyzxzm
FPGA与单片机接口，用Verilog hdl写的，仿真波形正确。
上传时间： 2015-12-22
上传用户：稀世之宝039
TFormDesigner allows you move and resize any control on your form. You need not prepare your form to use TFormDesigner. Just place TFormDesigner into your form, set Active property to True and enjoy!
标签： form your TFormDesigner control
上传时间： 2014-01-09
上传用户：cuiyashuo
摘 要：以上海地区的出租车计费器为例，利用Verilog HDL语言设计了出租车计费器，使其具有时间 显示、计费以及模拟出租车启动、停止、复位等功能，并设置了动态扫描电路显示车费和对应时间，显示 了硬件描述语言Verilog—HDL设计数字逻辑电路的优越性。源程序经MAX+PLUS Ⅱ软件调试、优 化，下载到EPF1OK10TC144—3芯片中，可应用于实际的出租车收费系统。 关键词：Verilog HDL；电子自动化设计；硬件描述语言；MAX+PLUSⅡ
上传时间： 2014-12-06
上传用户：bakdesec
《C++Builder数据库开发实用教程》光盘使用说明: 一、本光盘包括如下文件： (1)Forms.rar,这是本书要做的工程的可重用窗体文件。 (2)Band4.rar,这是本书所做的窗体应用程序的全部代码。 (3)cert.rar,这是测试证书制作包。 (4)Addition.rar,这是控制扫描设备的DLL文件。 (5)Exam.rar,这是移植后的Active Form工程。 (6)ExamSite.rar,这是部署后的工程。 (7)SampleBMPs.rar,五幅BMP图片，供学习中使用。 (8)VFWForBCB.rar,这是附录五“VFW视频实时捕获技术”的工程文件。 (9)ssqyScore.rar,C++Builder 6 + Access数据库开发的软件《浙江师范大学信息学院研究生成绩管理系统》的源代码，
上传时间： 2016-01-05
上传用户：1051290259
员工培训系统 首先确认您的机器上已经安装了VC6.0以上版本，要编译生成可执行文件，需打开后缀名为dsw的文件，系统会默认用VC打开，然后选择Build菜单下的Set Active Configuration选项，选择Project Configuration为Win32 Release，然后编译项目，得到可执行文件。连接数据库请参照第2章的方法，在ODBC数据源内添加Microsoft Access数据库train.mdb，并将数据源名设定为train即可实现数据库和应用程序的正常连接，程序才能正常实现数据库的访问。另外，如果用户自己编写了.chm的帮助文档只要和可执行文件放在同一个目录下就可以了。 用户要修改程序源码可以选择相应的.h和.cpp文件，本实例使用的命名规则基本是：DIALOG_***** 为管理对话框资源， *****Info为数据输入窗口资源， *****Set为结果集对应的类
上传时间： 2014-01-03
上传用户：luopoguixiong
在maxplusII平台上开发的一个交通等内核，该文件中有多个版本，为实现交通灯的不同功能，同时后续版本也是对前面版本的修改与优化，基于verilog HDL语言
上传时间： 2016-01-09
上传用户：yyyyyyyyyy
简易数字频率计，用Verilog HDL编写的，基于Quartus II实现，结构清晰，功能较为全面，能满足简单的频率测量要求
标签： 数字频率计
上传时间： 2013-12-08
上传用户：15071087253
本程序对如何使用altera系列芯片片上ram进行实例演示，采用Verilog HDL语言编写，并使用modelsim与quartus联合进行功能仿真。本原码是红色逻辑开发板的试验程序，值得一看。
上传时间： 2016-01-17
上传用户：凤临西北
