交通灯状态机的实现，用verilog HDL编程，Xilinx ISE 6仿真，在实际电路中得到验证．
上传时间： 2015-07-25
上传用户：xg262122
本软件在CPLD上实现数字PWM控制，用Verilog HDL语言编写，在MAX ＰＬＵＳ ＩＩ调试成功，可用
上传时间： 2015-08-04
上传用户：dancnc
一个小程序，用Veilog HDL编写的，可以用于篮球比赛的倒计时牌，已在max-plusII上仿真通过。
标签： 程序
上传时间： 2015-08-15
上传用户：许小华
员工培训系统,首先确认您的机器上已经安装了VC6.0以上版本，要编译生成可执行文件，需打开后缀名为dsw的文件，系统会默认用VC打开，然后选择Build菜单下的Set Active Configuration选项，选择Project Configuration为Win32 Release，然后编译项目，得到可执行文件。连接数据库请参照第2章的方法，在ODBC数据源内添加Microsoft Access数据库train.mdb，并将数据源名设定为train即可实现数据库和应用程序的正常连接，程序才能正常实现数据库的访问。另外，如果用户自己编写了.chm的帮助文档只要和可执行文件放在同一个目录下就可以了。 用户要修改程序源码可以选择相应的.h和.cpp文件，本实例使用的命名规则基本是：DIALOG_***** 为管理对话框资源， *****Info为数据输入窗口资源， *****Set为结果集对应的类
上传时间： 2015-08-26
上传用户：wmwai1314
十六位超前进位加法器，Verilog HDL
上传时间： 2015-09-21
上传用户：wff
Verilog and VHDL状态机设计，英文pdf格式 State machine design techniques for Verilog and VHDL Abstract : Designing a synchronous finite state Another way of organizing a state machine (FSM) is a common task for a digital logic only one logic block as shown in engineer. This paper will discuss a variety of issues regarding FSM design using Synopsys Design Compiler . Verilog and VHDL coding styles will be 2.0 Basic HDL coding presented. Different methodologies will be compared using real-world examples.
上传时间： 2013-12-19
上传用户：change0329
About WepDecrypt: Wepdecrypt is a Wireless LAN Tool written in c which guesses WEP Keys based on a active dictionary attack, key generator, distributed network attack and some other methods, it s based on wepattack and GPL licensed. WepDecrypt highlights: - Implemented packet filters. - Only one crypted packet is enough to start cracking - Has its own key generator. - Can crack a dumpfile over a network. - Can act as a server and client. - Also works in windows. - Has an fltk gui.
标签： WepDecrypt Wepdecrypt Wireless guesses
上传时间： 2013-12-25
上传用户：6546544
基于FPGA的I2C总线模拟，采用verilog HDL语言编写。- Based on the FPGA I2C main line simulation, uses verilog the HDL language compilation.
上传时间： 2013-12-13
上传用户：PresidentHuang
设计输入 ! 多种设计输入方法 – Quartus II • 原理图式图形设计输入 • 文本编辑 – AHDL, VHDL, Verilog • 内存编辑 – Hex, Mif – 第三方工具 • EDIF • HDL • VQM – 或采用一些别的方法去优化和提高输入的灵活性: • 混合设计格式 • 利用LPM和宏功能模块来加速设计输入
上传时间： 2014-01-04
上传用户：love_stanford
循环冗余校验，crc_16,主要运用在数字通信系统。用verilog HDL编写
标签： 循环冗余校验
上传时间： 2015-12-02
上传用户：xuan‘nian
