Active-HDL

System Verilog及 hdl高级设计技巧

PPT是和视频教程配套的，视频教程地址http://i.youku.com/u/UMTExNzExOTgw/videos,和PPT配套使用的教程里面讲了systemverilog从文档到仿真，上板测试的整个流程，可能对有些朋友有帮助

标签： Verilog System hdl 高级设计

上传时间： 2014-12-28

上传用户：dick_sh
基于FPGA的多功能LCD显示控制器设计

通过对LCD1602/LCD12864显示模块控制时序和指令集的对比分析，利用Verilog HDL描述语言完成了多功能LCD显示控制模块的IP核设计．所设计的LCD显示控制器具有很好的可移植性，只需通过端口的使能参数配置便可以驱动LCD1602/LCD12864模块实现字符或图形的实时显示，并且该多功能LCD控制器的可行性也在Cyclone II系列的EP2C5T144C8 FPGA芯片上得到了很好的验证．

标签： FPGA LCD 多功能显示控制器

上传时间： 2014-06-23

上传用户：hasan2015
手把手教你学CPLD/FPGA与单片机联合设计(前3章)

　　手把手教你学CPLD/FPGA与单片机联合设计（前3章）　　作者：周兴华；出版社：北京航空航天大学出版社　　内容简介：本书以实践（实验）为主线，以生动短小的实例为灵魂，穿插介绍了Verilog HDL语言的语法及Altera公司的EPM7128S（或Atmel公司的ATFl508A5）设计开发编程。理论与实践紧密结合，由浅入深、循序渐进地引导读者进行学习、实验，这样读者学得进、记得牢，不会产生畏难情绪，无形之中就掌握了 CPLD／FPGA的联合设计。

标签： CPLD FPGA 手把手单片机

上传时间： 2013-10-20

上传用户：xjz632
基于FPGA的多功能频率计的设计

基于Altera公司FPGA芯片EP2C8Q208，嵌入MC8051 IP Core，用C语言对MC8051 IP Core进行编程，以其作为控制核心，实现系统控制。在FPGA芯片中，利用Verilog HDL语言进行编程，设计了以MC8051 IP Core为核心的控制模块、计数模块、锁存模块和LCD显示模块等几部分，实现了频率的自动测量，测量范围为0.1Hz~50MHz，测量误差0.01%。并实现测频率、周期、占空比等功能。

标签： FPGA 多功能频率计

上传时间： 2013-10-14

上传用户：1214209695
对Altera 28nm FPGA浮点DSP设计流程和性能的独立分析

　　电子发烧友网核心提示：Altera公司昨日宣布，在业界率先在28 nm FPGA器件上成功测试了复数高性能浮点数字信号处理（DSP）设计。独立技术分析公司Berkeley设计技术有限公司（BDTI）验证了能够在 Altera Stratix V和Arria V 28 nm FPGA开发套件上简单方便的高效实现Altera浮点DSP设计流程，同时验证了要求较高的浮点DSP应用的性能。本文是BDTI完整的FPGA浮点DSP分析报告。　　 Altera的浮点DSP设计流程经过规划，能够快速适应可参数赋值接口的设计更改，其工作环境包括来自MathWorks的MATLAB和 Simulink，以及Altera的DSP Builder高级模块库，支持FPGA设计人员比传统HDL设计更迅速的实现并验证复数浮点算法。这一设计流程非常适合设计人员在应用中采用高性能 DSP，这些应用包括，雷达、无线基站、工业自动化、仪表和医疗图像等。

标签： Altera FPGA DSP 28

上传时间： 2014-12-28

上传用户：18888888888
Verilog入门教程

verilog hdl 入门教程，还算好吧····

标签： Verilog 入门教程

上传时间： 2013-11-02

上传用户：丶灬夏天
Verilog_HDL的基本语法详解（夏宇闻版）

Verilog_HDL的基本语法详解（夏宇闻版）:Verilog HDL是一种用于数字逻辑电路设计的语言。用Verilog HDL描述的电路设计就是该电路的Verilog HDL模型。Verilog HDL既是一种行为描述的语言也是一种结构描述的语言。这也就是说，既可以用电路的功能描述也可以用元器件和它们之间的连接来建立所设计电路的Verilog HDL模型。Verilog模型可以是实际电路的不同级别的抽象。这些抽象的级别和它们对应的模型类型共有以下五种：　　系统级（system）：用高级语言结构实现设计模块的外部性能的模型。　　算法级（algorithm）：用高级语言结构实现设计算法的模型。　　RTL级（Register Transfer Level）：描述数据在寄存器之间流动和如何处理这些数据的模型。　　门级（gate-level）：描述逻辑门以及逻辑门之间的连接的模型。　　开关级（switch-level）：描述器件中三极管和储存节点以及它们之间连接的模型。　　一个复杂电路系统的完整Verilog HDL模型是由若干个Verilog HDL模块构成的，每一个模块又可以由若干个子模块构成。其中有些模块需要综合成具体电路，而有些模块只是与用户所设计的模块交互的现存电路或激励信号源。利用Verilog HDL语言结构所提供的这种功能就可以构造一个模块间的清晰层次结构来描述极其复杂的大型设计，并对所作设计的逻辑电路进行严格的验证。　　Verilog HDL行为描述语言作为一种结构化和过程性的语言，其语法结构非常适合于算法级和RTL级的模型设计。这种行为描述语言具有以下功能：　　· 可描述顺序执行或并行执行的程序结构。　　· 用延迟表达式或事件表达式来明确地控制过程的启动时间。　　· 通过命名的事件来触发其它过程里的激活行为或停止行为。　　· 提供了条件、if-else、case、循环程序结构。　　· 提供了可带参数且非零延续时间的任务（task）程序结构。　　· 提供了可定义新的操作符的函数结构（function）。　　· 提供了用于建立表达式的算术运算符、逻辑运算符、位运算符。　　· Verilog HDL语言作为一种结构化的语言也非常适合于门级和开关级的模型设计。因其结构化的特点又使它具有以下功能：　　- 提供了完整的一套组合型原语（primitive）; 　　- 提供了双向通路和电阻器件的原语; 　　- 可建立MOS器件的电荷分享和电荷衰减动态模型。　　Verilog HDL的构造性语句可以精确地建立信号的模型。这是因为在Verilog HDL中，提供了延迟和输出强度的原语来建立精确程度很高的信号模型。信号值可以有不同的的强度，可以通过设定宽范围的模糊值来降低不确定条件的影响。　　Verilog HDL作为一种高级的硬件描述编程语言，有着类似C语言的风格。其中有许多语句如：if语句、case语句等和C语言中的对应语句十分相似。如果读者已经掌握C语言编程的基础，那么学习Verilog HDL并不困难，我们只要对Verilog HDL某些语句的特殊方面着重理解，并加强上机练习就能很好地掌握它，利用它的强大功能来设计复杂的数字逻辑电路。下面我们将对Verilog HDL中的基本语法逐一加以介绍。

标签： Verilog_HDL

上传时间： 2013-11-23

上传用户：青春给了作业95
EDA原理及VHDL实现（何宾教授）

　　第1章数字系统EDA设计概论　　第2章可编程逻辑器件设计方法　　第3章 VHDL语言基础　　第4章数字逻辑单元设计　　第5章数字系统高级设计技术（*）　　第6章基于HDL设计输入　　第7章基于原理图设计输入　　第8章设计综合和行为仿真　　第9章设计实现和时序仿真　　第10章设计下载和调试　　第11章数字时钟设计及实现（*）　　第12章通用异步接收发送器设计及实现（*）　　第13章数字电压表设计及实现（*）　　第14章软核处理器PicoBlaze原理及应用（*）　　注：带*的内容可根据课时的安排选讲

标签： VHDL EDA

上传时间： 2014-01-08

上传用户：kao21
《EDA原理及应用》（何宾教授）课件 PPT

　　第1章-EDA设计导论　　第2章-可编程逻辑器件设计方法　　第3章-VHDL语言基础　　第4章-数字逻辑单元设计　　第5章-VHDL高级设计技术　　第6章-基于HDL和原理图的设计输入　　第7章-设计综合和行为仿真　　第8章-设计实现和时序仿真　　第9章-设计下载和调试　　第10章-设计示例（数字钟、UART、数字电压表）点击链接，【《EDA原理及应用》（何宾教授）实验课件下载】

标签： EDA

上传时间： 2013-12-20

上传用户：panpanpan
设计与验证：Verilog+HDL(清晰带书签)

主要介绍testbench的写法，很经典的好书

标签： Verilog HDL

上传时间： 2014-01-05

上传用户：shanxiliuxu