虫虫虫开发者社区

上传资源

Active-HDL

Active-HDL是一款功能强大的硬件描述语言仿真工具，专为FPGA/CPLD设计验证而生。它支持VHDL、Verilog和SystemC等多种语言，提供直观的图形界面与高效的调试环境，极大提升了数字电路开发效率。无论是初学者还是资深工程师，都能通过丰富的示例项目快速掌握复杂系统的设计技巧。加入我...

资源总数

809

Active-HDL 热门资料

查看全部 809 份 →

Verilog HDl代码

Verilog HDl代码，学习一颗看一下

2014-01-15 100 Active-HDL

Verilog HDL教程

Verilog HDL经典教程，介绍Verilog的语法结构，用Verilog进行数字系统设计的流程及经典案例。

2018-10-13 1 Active-HDL

Verilog HDL入门

Verilog HDL入门，基础教材，适合新手

2022-09-26 4 Active-HDL

verylog hdl教程

verylog hdl教程，硬件编程语言，简单易学，它的语法比起VHDL来说没有那么严格，很适合初学者学习，如果你有C，pascal或者其他语言的基础应该能很快学习入门，本人还有VHDL的视频教程，有意者可以联系我，QQ：25956661

2014-01-01 90 Active-HDL

verilog HDL语言

verilog HDL语言，线性CCD1501D驱动程序，基于FPGA，其他线性传感器可参照修改。

2017-04-08 63 Active-HDL

Verilog HDL源码

Verilog HDL源码，显示器段数码管数字累加，测试通过

2016-11-23 48 Active-HDL

uart using verilog hdl

uart using verilog hdl

2017-07-21 35 Active-HDL

Verilog HDL教程

Verilog HDL教程，以及相应的源码，适用于初学者的学习

2023-02-21 8 Active-HDL