虫虫虫开发者社区

上传资源

Active-HDL

Active-HDL是一款功能强大的硬件描述语言仿真工具，专为FPGA/CPLD设计验证而生。它支持VHDL、Verilog和SystemC等多种语言，提供直观的图形界面与高效的调试环境，极大提升了数字电路开发效率。无论是初学者还是资深工程师，都能通过丰富的示例项目快速掌握复杂系统的设计技巧。加入我...

资源总数

809

Active-HDL 热门资料

查看全部 809 份 →

《Verilog+HDL+程序设计教程》及配套源码

verilog

2013-12-23 176 Active-HDL

硬件描述语言HDL的现状与发展

硬件描述语言HDL的现状与发展

2013-10-14 152 Active-HDL

硬件描述语言HDL的现状与发展

讲述硬件描述语言的前世今生

2013-11-19 143 Active-HDL

《Verilog+HDL+程序设计教程》及配套源码

verilog

2013-10-26 35 Active-HDL

硬件描述语言HDL的现状与发展

硬件描述语言HDL的现状与发展

2013-11-10 125 Active-HDL

硬件描述语言HDL的现状与发展

讲述硬件描述语言的前世今生

2013-11-03 191 Active-HDL

基于Verilog HDL设计的多功能数字钟

本文利用Verilog HDL 语言自顶向下的设计方法设计多功能数字钟，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点，并通过Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成综合、仿真。此程序通...

2013-11-10 24 Active-HDL

基于Verilog HDL设计的多功能数字钟

本文利用Verilog HDL 语言自顶向下的设计方法设计多功能数字钟，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点，并通过Altera QuartusⅡ 4.1 和ModelSim

2024-05-01 5 Active-HDL