Active-HDL
Active-HDL是一款功能强大的硬件描述语言仿真工具，专为FPGA/CPLD设计验证而生。它支持VHDL、Verilog和SystemC等多种语言，提供直观的图形界面与高效的调试环境，极大提升了数字电路开发效率。无论是初学者还是资深工程师，都能通过丰富的示例项目快速掌握复杂系统的设计技巧。加入我...
资源总数
809
Active-HDL 热门资料
查看全部 809 份 →用HDL语言编写的通用fifo源码
用HDL语言编写的通用fifo源码，通过对fifo的宽度和深度进行配置，可以产生我们所需要的fifo，还包括fifo的测试程序和仿真Makefile脚本
2014-01-03
114
VerilogHDL_advanced_digital_design_code_Ch6 Verilog HDL 高级数字设计源码ch6
VerilogHDL_advanced_digital_design_code_Ch6 Verilog HDL 高级数字设计源码ch6
2016-02-12
190
VerilogHDL_advanced_digital_design_code_Ch7 Verilog HDL 高级数字设计 源码ch7
VerilogHDL_advanced_digital_design_code_Ch7 Verilog HDL 高级数字设计 源码ch7
2013-12-23
21