Active-HDL
Active-HDL是一款功能强大的硬件描述语言仿真工具，专为FPGA/CPLD设计验证而生。它支持VHDL、Verilog和SystemC等多种语言，提供直观的图形界面与高效的调试环境，极大提升了数字电路开发效率。无论是初学者还是资深工程师，都能通过丰富的示例项目快速掌握复杂系统的设计技巧。加入我...
资源总数
809
Active-HDL 热门资料
查看全部 809 份 →Verilog-HDL实践与应用系统设计
本书从实用的角度介绍了硬件描述语言Verilog-HDL。通过动手实践,体验Verilog-HDL的语法结构、功能等内涵。在前五章,以简单的实例列举了Verilog-HDL的用法，在后四章，以应用系统为例详细讲解了系统设计的全过程。书中的全...
2022-07-11
3
Cadence Concept HDL & Allegro 原理 图与 PCB 设计
Cadence PSD 15.0 是 Cadence 公司推出的功能强大的 EDA 开发工具包，它提供了从原理图设计输入、 分析，PCB 设计、PCB 制造文件输出等一整套工具。 本书立足于工程实践，结合作者多年的工作经验，系统地介绍了...
2022-07-23
4
Verilog HDL Synthesis, A Practical Primer
·Verilog HDL Synthesis, A Practical Primer
2023-05-23
3