Active-HDL
Active-HDL是一款功能强大的硬件描述语言仿真工具,专为FPGA/CPLD设计验证而生。它支持VHDL、Verilog和SystemC等多种语言,提供直观的图形界面与高效的调试环境,极大提升了数字电路开发效率。无论是初学者还是资深工程师,都能通过丰富的示例项目快速掌握复杂系统的设计技巧。加入我...
资源总数
500
Active-HDL 热门资料
查看全部 500 份 →HDL的可综合设计简介
本文简单探讨了verilog HDL设计中的可综合性问题,适合HDL初学者阅读 用组合逻辑实现的电路和用时序逻辑实现的 电路要分配到不同的进程中。 不要使用枚举类型的属性。 Integer应...
2013-11-18
112
HDL的可综合设计简介
本文简单探讨了verilog HDL设计中的可综合性问题,适合HDL初学者阅读 用组合逻辑实现的电路和用时序逻辑实现的 电路要分配到不同的进程中。 不要使用枚举类型的属性。 Integer应...
2013-10-21
79
Verilog HDL高级数字设计
·作者:[美]Michael D.Ciletti出版社:电子工业出版社 内容简介:本书通过大量完整的实例讲解了使用VerilogHDL进行超大规模集成电路设计的结构化建模方法、关键步骤和设计验证方法等实用内容。全书共分11章,涵盖...
2013-06-19
44