虫虫虫开发者社区

上传资源

Active-HDL

Active-HDL是一款功能强大的硬件描述语言仿真工具，专为FPGA/CPLD设计验证而生。它支持VHDL、Verilog和SystemC等多种语言，提供直观的图形界面与高效的调试环境，极大提升了数字电路开发效率。无论是初学者还是资深工程师，都能通过丰富的示例项目快速掌握复杂系统的设计技巧。加入我...

资源总数

809

Active-HDL 热门资料

查看全部 809 份 →

《Verilog HDL程序设计与应用》

《Verilog HDL程序设计与实践》系统讲解了Verilog HDL的基本语法和高级应用技巧，对于每个知识点都按照开门见山、自顶向下的方式来组织内容，在介绍相关知识点之前，先告诉读者其出现的背景、本质特征以及应用场景，让读者不仅掌握基本...

2013-11-21 70 Active-HDL

verilog HDL中wire和reg的区别

fpga

2013-11-06 87 Active-HDL

HDL的可综合设计简介

本文简单探讨了verilog HDL设计中的可综合性问题，适合HDL初学者阅读   　　用组合逻辑实现的电路和用时序逻辑实现的　　电路要分配到不同的进程中。　　不要使用枚举类型的属性。　　Integer应...

2013-11-18 112 Active-HDL

Verilog HDL双向端口的使用

Verilog HDL双向端口的使用 Verilog HDL双向端口的使用 Verilog HDL双向端口的使用

2024-10-02 7 Active-HDL

ps2接口的verilog hdl源代码

ps2接口的verilog hdl源代码

2016-01-07 188 Active-HDL

PS2鼠标实验Verilog HDL代码

PS2鼠标实验Verilog HDL代码

2016-04-22 170 Active-HDL

PS2键盘实验Verilog HDL代码

PS2键盘实验Verilog HDL代码

2016-04-22 180 Active-HDL

PWM的Verilog HDL代码用于FPGA

PWM的Verilog HDL代码用于FPGA

2013-12-22 49 Active-HDL