虫虫虫开发者社区

上传资源

Active-HDL

Active-HDL是一款功能强大的硬件描述语言仿真工具，专为FPGA/CPLD设计验证而生。它支持VHDL、Verilog和SystemC等多种语言，提供直观的图形界面与高效的调试环境，极大提升了数字电路开发效率。无论是初学者还是资深工程师，都能通过丰富的示例项目快速掌握复杂系统的设计技巧。加入我...

资源总数

809

Active-HDL 热门资料

查看全部 809 份 →

这是一本有关Active Server Pages编程的入门教程

这是一本有关Active Server Pages编程的入门教程

2017-01-11 109 Active-HDL

Verilog HDL程序设计教程

Verilog HDL程序设计教程,一本实用的教程，值得一看。

2013-05-26 119 Active-HDL

VERILOG HDL 数字系统设计

夏宇闻教授的数字系统设计教程Verilog HDL

2013-07-20 90 Active-HDL

Verilog HDL硬件描述语言

硬件描述语言

2013-10-13 154 Active-HDL

硬件uart源程序verilog HDL

硬件uart源程序verilog HDL，即相关文档

2015-04-25 181 Active-HDL

Verilog HDL 华为入门教程

Verilog HDL 华为入门教程

2013-10-10 189 Active-HDL

Verilog HDL程序设计教程

Verilog HDL程序设计教程

2013-11-22 62 Active-HDL

Virtex-6 的HDL设计指南

针对Virtex-6 给出了HDL设计指南，其中，赛灵思为每个设计元素给出了四个设计方案元素，并给出了Xilinx认为是最适合你的解决方案。这4个方案包括：实例，推理，CORE Generator或者其他Wizards，宏支持.

2013-11-07 22 Active-HDL