虫虫虫开发者社区

上传资源

Active-HDL

Active-HDL是一款功能强大的硬件描述语言仿真工具，专为FPGA/CPLD设计验证而生。它支持VHDL、Verilog和SystemC等多种语言，提供直观的图形界面与高效的调试环境，极大提升了数字电路开发效率。无论是初学者还是资深工程师，都能通过丰富的示例项目快速掌握复杂系统的设计技巧。加入我...

资源总数

809

Active-HDL 热门资料

查看全部 809 份 →

Verilog HDL的程式

Verilog HDL的程式，上網找到SPI程式， vspi.v這程式相當好用可用來接收與傳送SPI，並且寫了一個傳輸信號測試，spidatasent.v這程式就是傳送的資料，分別為00 66... 01 77...... 02 55這樣...

2017-03-06 23 Active-HDL

basic verilog hdl programming code

basic verilog hdl programming code

2013-12-12 191 Active-HDL

Design FSM using Verilog HDL.

Design FSM using Verilog HDL.

2017-05-04 106 Active-HDL

HDL Designer Series 2010.2a win320

Mentor Graphics HDL Designer 工具套件，为客户带来生产力更高的设计输入、分析与管理功能，包括更强大的联机资料表格，无论设计复杂性如何，都能迅速建立高品质且结构良好的硬件描述语言。HDL Designer Seri...

2023-06-06 7 Active-HDL

verilog hdl 那些事

对于verilog的时序编程的理解有很大帮助

2025-04-14 9 Active-HDL

HDL学习参考

关于HDL的学习参考，很有用，发出来给大家学习参考用

2025-04-15 9 Active-HDL

verilog hdl 频率计

基于verilog hdl 的数字频率计的设计，

2025-12-24 3 Active-HDL

HDL pcm编解码

难得一见的HDL PCM编解码完整资料，涵盖8位U律编码与解码逻辑，适用于数字音频处理与通信系统设计，技术实现清晰，具备高参考价值。

2026-01-30 2 Active-HDL