虫虫虫开发者社区

上传资源

Active-HDL

Active-HDL是一款功能强大的硬件描述语言仿真工具，专为FPGA/CPLD设计验证而生。它支持VHDL、Verilog和SystemC等多种语言，提供直观的图形界面与高效的调试环境，极大提升了数字电路开发效率。无论是初学者还是资深工程师，都能通过丰富的示例项目快速掌握复杂系统的设计技巧。加入我...

资源总数

809

Active-HDL 热门资料

查看全部 809 份 →

A Comparison of Load-based and Queue-based Active Queue Management Algorithms

A Comparison of Load-based and Queue-based Active Queue Management Algorithms

2015-12-16 28 Active-HDL

S搜到关于ACTIVE插件的VC程序

S搜到关于ACTIVE插件的VC程序，共同借鉴

2013-12-09 75 Active-HDL

my test for duplicate entry in active directory for not univoce record

my test for duplicate entry in active directory for not univoce record

2017-03-14 85 Active-HDL

HDL Designer Series 2010.2a win320

Mentor Graphics HDL Designer 工具套件，为客户带来生产力更高的设计输入、分析与管理功能，包括更强大的联机资料表格，无论设计复杂性如何，都能迅速建立高品质且结构良好的硬件描述语言。HDL Designer Seri...

2013-08-05 174 Active-HDL

HDL Chip Design

·HDL Chip Design

2013-06-18 104 Active-HDL

arm verilog hdl ip core

arm verilog hdl ip core

2014-01-14 179 Active-HDL

HDL入门教程

　　Verilog HDL入门教程

2013-10-19 61 Active-HDL

HDL入门教程

　　Verilog HDL入门教程

2013-11-19 145 Active-HDL