51单片机控制制舵机左右90度转动，程序注释详细，非常适合单片机参考借鉴。
标签： 51单片机
上传时间： 2022-07-04
上传用户：
2.54MM间距双排180度DIP直插排母规格书,可分为单排,双排,三排,四排等
标签： 2.54间距双排排母 双排DIP排母 双排直插母座 2.54双排直插排母 2.54直插双排母座 双排排母规格书 双排DIP排母图纸 Female Header Drawing
上传时间： 2016-01-08
上传用户：1234lucy
2.54间距180度直插单排排母,可分为单排,双排,三排,四排
标签： 单排排母 单排母座图纸 单排母座规格书 2.54排母规格书 2.54排母图纸 180度直插排母 DIP直插母座 DIP直插排母 40PIN排母 40PIN排母图纸 40P母座规格书
上传时间： 2016-01-08
上传用户：1234lucy
180度单排双塑排针公针规格书图纸,可分为单排,双排,三排,四排
标签： 180度单排双塑排针 直插双塑排针 DIP双塑排针 DIP加高排针 DIP加高排针 DIP加高公针 DIP加高加塑公针 DIP加塑排针 180度单排加高排针
上传时间： 2016-01-08
上传用户：1234lucy
2.5MM间距排针有180度和90度形状,针长可以按要求做,
标签： 2.5 MM间距排针 2.5间距排针 2.5MM公针 2.5MM针座 2.5排针
上传时间： 2016-04-30
上传用户：腾菲尔科技
2.54mm单排针,单排双塑,180度,H=1.5/2.0/2.5mm 2.54mm双排针,双排双塑,180度,H=1.5/2.0/2.5mm 2.54mm单/双排弱,90度,H=1.5/2.0/2.5mm 2.54mm单/双排针,SMT,H=1.5/2.0/2.5mm 2.54mm单排双塑,双排双塑,SMT,H=1.5/2.0/2.5mm 2.54mm三排针,90/180度,H=2.5mm 2.54mm单/双排针,打K,H=1.5/2.0/2.5mm 2.54mm双排针,90/180度,H=4.3mm 2.54mm双排针,90/180度,H=7.4mm 2.54mm双排针,双塑,90度,塑宽=9.7mm,H=2.54mm 2.00mm排针系列： 2.00mm单排
标签： 板对板连接器 排针排母连接器 排针连接器 排母连接器 SMT排针 双塑SMT排针 双塑SMD排针 双塑贴片排针
上传时间： 2016-08-03
上传用户：sztfjm
随机自动分班级排学号软件 一个朋友在中学教书，经常为排班级排学号头痛，于是做了这么一个小软件让朋友用用，反馈感觉上还不错。 本软件适用于小学升初中只有两科成绩,且成绩只有A,B,C三个标号. 说明一下:该随机自动分班级排学号软件, 不仅有有考虑到,成绩的均匀, 还考虑到生源地(即原毕业学校),性别,及班级学生个数的均匀. 一般来说,每个班级的总体都比较均匀 具体的说明，可以运行一下本软件，点一下生成源文件样本，然后参考一下即可。
上传时间： 2013-12-05
上传用户：wfeel
连接器规格图连接器规格图资料中包含板对板排针排母 插座 WAFER 简牛 插针 PIN针 弯针等明细规格书资料
标签： 连接器图纸 连接器规格书 连接器技术 板对板连接器 排针排母连接器 PIN针连接器 弯针连接器 简牛连接器 连接器方案 排针排母 连接器规格 连接器设计 牛角连接器 连接器
上传时间： 2016-08-04
上传用户：sztfjm
所需工具材料1、一个 AVRusbasp编程器以及相应的烧写软件,推荐 progisp1.722、AVR的USB自编程软件Fip,下载链接htt/www.atmel.com/tools/FLIP.aspx电脑中如果已经装过java,选择小的那个,如果没有,选择大的那个含jave的进行下载3、准备三个hex文件,分别是 Atmega2560的 bootloader文件、32u2的 bootloader文件和32u2的ppm程序文件烧写过程基本概述:先给 Atmega2560烧写 bootloader,然后给 Atmega32u2烧写bootloader,最后给32u2写入PPM解码通讯程序烧写 Atmega2560的 bootloader1、 Atmega2560的SPl接口在APM靠近USB接口位置,为双排6PN排针,如果你的usbasp是10PN接口,你还需要一根10PN转6P|N的转接线。连接好下载线后打开progisp, select chip选择 Atmega2560然后RD下D识别字是否对应,没有错误的话继续下一步
标签： apm bootloader
上传时间： 2022-07-28
上传用户：
在过去的十几年间，FPGA取得了惊人的发展：集成度已达到1000万等效门、速度可达到400～500MHz。随着FPGA的集成度不断增大，在高密度FPGA中，芯片上时钟的分布质量就变得越来越重要。时钟延时和时钟相位偏移已成为影响系统性能的重要因素。现在，解决时钟延时问题主要使用时钟延时补偿电路。 为了消除FPGA芯片内的时钟延时，减小时钟偏差，本文设计了内置于FPGA芯片中的延迟锁相环，采用一种全数字的电路结构，将传统DLL中的用模拟方式实现的环路滤波器和压控延迟链改进为数字方式实现的时钟延迟测量电路，和延时补偿调整电路，配合特定的控制逻辑电路，完成时钟延时补偿。在输入时钟频率不变的情况下，只需一次调节过程即可完成输入输出时钟的同步，锁定时间较短，噪声不会积累，抗干扰性好。 在Smic0.18um工艺下，设计出的时钟延时补偿电路工作频率范围从25MHz到300MHz，最大抖动时间为35ps，锁定时间为13个输入时钟周期。另外，完成了时钟相移电路的设计，实现可编程相移，为用户提供与输入时钟同频的相位差为90度，180度，270度的相移时钟；时钟占空比调节电路的设计，实现可编程占空比，可以提供占空比为50/50的时钟信号；时钟分频电路的设计，实现频率分频，提供1.5，2，2.5，3，4，5，8，16分频时钟。
上传时间： 2013-07-06
上传用户：LouieWu
