8bit加法器技术资料下载专区，收录500份相关技术文档、开发源码、电路图纸等优质工程师资源，全部免费下载。
智能控制，NEC编码方式遥控接收解码，多档位设置
11,13,16位超前进位加法器的Verilog HDL源代码。
一个c++,c#,ini,java等的编辑器,语法加亮
简单的加法计算器源程序,用dephi写的
一个超前进位加法器（及其testbench) .v文件
在MAX+PLUS II环境下用VHDL编写的加法器
基于加速度传感器实现的计步算法源码，代码采用标准C语言编写，移植方便快捷，可以应用到实际的产品中。
说明：如何采用FPGA协处理器实现算法加速。
加载登录表单中...
加载注册表单中...
加载表单中...