基于CPLD的某BIT系统研制
介绍了基于CPLD 和EDA 技术的BIT(机内测试)系统的实现。本系统以CPLD 为控制核心,在MAX+PLUSII 环境下采用VHDL 语言实现了系统接口及测频电路。该系统具有集成度高、灵活性强、
64-bit技术资料下载专区,收录500份相关技术文档、开发源码、电路图纸等优质工程师资源,全部免费下载。
介绍了基于CPLD 和EDA 技术的BIT(机内测试)系统的实现。本系统以CPLD 为控制核心,在MAX+PLUSII 环境下采用VHDL 语言实现了系统接口及测频电路。该系统具有集成度高、灵活性强、
Designing a 33MHz, 32-Bit PCI Target Using ispMACH Devices The evolution of digital syste
DES算法把64位的明文输入块变为64位的密文输出块,它所使用的密钥也是64位,首先,DES把输入的64位数据块按位重新组合,并把输出分为L0、 R0两部分,每部分各长32位,并进行前后置换(输入的第58位换到第一位,第50位换到第2位,依...
LCM128*64指针式万年 硬件:LCM128*64 M16 DS1302 软件:WinAVR 2.0.6.1 时钟:内部4M
1)已知2N点实数序列 N=64。用一个64点的复数FFT程序,一次算出 ,并绘出频谱 。 (2)已知某序列 在单位圆上的N=64等分样点的Z变换 。用N点IFFT程序计算 ,绘出图像 。
本设计通过采用分割电容阵列对DAC进行优化,在减小了D/A转换开关消耗的能量、提高速度的基础上,实现了一款采样速度为1 MS/s的10-bit单端逐次逼近型模数转换器。使用cadence spectre 工具进行仿真,仿真结果表明,设计的D...
RFC3021:Using 31-Bit Prefixes on IPv4 Point-to-Point Links
computes the square root of a 16 bit number in pic16c