RC(2),RC(4),RC(5),RC(6)算法.我的珍藏软件,毕业设计时候编写的.现在和大家一起分享.希望能帮助大家.
RC(2),RC(4),RC(5),RC(6)算法.我的珍藏软件,毕业设计时候编写的.现在和大家一起分享.希望能帮助大家.
6.x技术资料下载专区,收录500份相关技术文档、开发源码、电路图纸等优质工程师资源,全部免费下载。
RC(2),RC(4),RC(5),RC(6)算法.我的珍藏软件,毕业设计时候编写的.现在和大家一起分享.希望能帮助大家.
RC(2),RC(4),RC(5),RC(6)算法.我的珍藏软件,毕业设计时候编写的.现在和大家一起分享.希望能帮助大家.
应用标准粒子群算法来建立一个实际非线性对象的神经网络辩识模型,神经网络形式为4-6-1
基于FPGA的多功能数字钟Verilog设计2007-06-17 21:06基本功能: 1.具有时、分、秒计数显示功能(6位数码管构成),以24小时循环为计时基准。 2. 具有调节小时、分钟的功能。 3.具有整点报时功能,...
用VHDL能进行正常的时、分、秒计时功能、分别有6个数码管显示24小时、60分钟、60秒钟的计数器显示。
可以识别字符串是否符合以下文法: (1)E->TG (2)G->+TG|—TG (3)G->ε (4)T->FS (5)S->*FS|/FS (6)S->ε (7)F->(E) (8...
数字秒表的VHDL设计,能精确到百分秒,在6位数码管上显示,分别有秒,分,小时,通过目标芯片EPF10KLC84-4验证
功能: 检测外部计数器,当按下T0按键2次,改变L1发光管状态 当按下T1按键6次,改变L8发光管状态
、系统信息菜单 1、人事管理 2、考勤 3、人事变动 4、年度考核奖罚 5、员工培训 6、使用说明 7、退出系统
目录 1. 介绍 2. 开始使用Ajax4jsf 3. Ajax4jsf 框架的基本概念 4. Ajax4JSF 组件库 5. Ajax4jsf内建的换肤功能 6. 技术要求 7. 附加的设置 8. 与IDE集成 ...