虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

512

  • MCS51的CRC-16快速查表计算函数 要预先生成CRC16查表数据

    MCS51的CRC-16快速查表计算函数 要预先生成CRC16查表数据,起始地址CRC16TAB,按高/低字节顺序存放(512字节) // CRC-CCITT16 = X16+X12+X5+1, 00010000 00100001($1021) 郑州 汉威光电 刘海峰编制 (0371-62003091),欢迎交流

    标签: CRC 16 MCS 51

    上传时间: 2014-01-20

    上传用户:agent

  • sha_1加密运算模块

    sha_1加密运算模块,运算速率100Mbps,规格512位请大家参考

    标签: sha 加密 运算 模块

    上传时间: 2014-01-04

    上传用户:ynzfm

  • SPI接口4M位高速存储芯片

    SPI接口4M位高速存储芯片,带2*512缓存

    标签: SPI 接口 高速存储 芯片

    上传时间: 2017-01-18

    上传用户:zhangzhenyu

  • 模拟系统中

    模拟系统中,主存部分分为两部分,一部分是系统区,这里只存放进程控制块和内存分配表,一部分是用户区,这里主要是对用户区的管理。 系统区包括PCB区域、内存空间分配表; 用户区用数组模拟,大小为512字节,存储管理采用动态分区存储管理方式。

    标签: 模拟系统

    上传时间: 2017-02-06

    上传用户:dreamboy36

  • 1、直到批号为0645的片子

    1、直到批号为0645的片子,chip erase指令还是不可靠的, 这在datasheet 52页有描述。 2、芯片的页大小寄存器只能写一次(OTP), 如果配置为每页512字节后就再也不能写回每页528字节了。 3、网上很多例程是旧版的161B的程序,跟161D操作指令有不少差别, ATMEL已经不建议使用这些旧指令了, 移植的时候注意对照DATASHEET修改过来。 4、写入时一定要查询状态寄存器的忙碌标志, 否则后续指令无效,外部的RYD/BUSY#管脚反映的状态, 并不能作为写入的参考,当初就是在这个地方卡了3天时间。 5 部分函数做过测试,其余难免有错

    标签: 0645

    上传时间: 2017-02-10

    上传用户:dbs012280

  • 用matlab编程

    用matlab编程,采用512个频率点绘制各种窗函数的幅频特性。

    标签: matlab 编程

    上传时间: 2017-03-01

    上传用户:baitouyu

  • 启动扇区

    启动扇区,nasm 编译,在DOS下运行,载入loader.bin 突破512字节

    标签:

    上传时间: 2017-03-04

    上传用户:大三三

  • 在一些初始化处理后

    在一些初始化处理后,MD5以512位分组来处理输入文本,每一分组又划分为16个32位子分组

    标签: 初始化

    上传时间: 2013-12-10

    上传用户:缥缈

  • nesC 是对 C 的扩展 [2]

    nesC 是对 C 的扩展 [2] ,它基于体现 TinyOS 的结构化概念和执行模型而设 计 [1] 。 TinyOS 是为传感器网络节点而设计的一个事件驱动的操作系统,传 感器网络节点拥有非常有限的资源 ( 举例来说., 8K 字节的程序储存器,512 个 字节的随机存取储存器) 。 TinyOS 用 nesC 重新编写。本手册描述 nesC 的 1.1 版本, 在第 3 段中概述了它与 1.0 版的不同。

    标签: nesC 扩展

    上传时间: 2013-12-26

    上传用户:王小奇

  • The purpose of this project is to explore the issues and implementation of a multiple instruction st

    The purpose of this project is to explore the issues and implementation of a multiple instruction stream, single data stream processor. We are running two instruction streams on two CPUs which share an address space. The processors share a second level cache, and maintain coherence at the L1 cache with a write-invalidate policy. The L2 cache is two-way set associative, with a block size of 8 words, and a total capacity of 512 words.

    标签: implementation instruction multiple purpose

    上传时间: 2017-04-18

    上传用户:731140412