VHDL code for a clock divider by 27 circuit with a resulting waveform with 50% duty cycle..
VHDL code for a clock divider by 27 circuit with a resulting waveform with 50% duty cycle.....
VHDL code for a clock divider by 27 circuit with a resulting waveform with 50% duty cycle.....
50个VHDL常用的模块,包括计数器,译码器,编码器,锁存器等等,可供参考...
jdk1.50中文API,对于进行JAVA编程的人士大有用处,很方便的...
基于verilog HDL的自动售货机控制电路设计: 可以对5种不同种类的货物进行自动售货,价格分别为A=1.00,B=1.50,C=1.80,D=3.10,E=5.00 。售货机可以接受1元,5角,1角三种硬币(即有三种输入信号IY,IWJ,IYJ),并且在一个3位7段LED(二位代表元,一位代...
1.产生[0,1]均匀分布的白噪声序列 (1) 打印出前50个数 (2) 分布检验 (3) 均值检验 (4) 方差检验 (5) 计算相关函数 Bx(i),i=0,±1,±2,…, ±10...