搜索结果
找到约 56,449 项符合
4位布斯乘法器模块及测试模块 的查询结果
VHDL/FPGA/Verilog 布斯乘法器的VHDL程序,下載後直接解壓縮複製貼上到你的EDATOOL就可以.
布斯乘法器的VHDL程序,下載後直接解壓縮複製貼上到你的EDATOOL就可以.
其他 该代码是布斯乘法器代码
该代码是布斯乘法器代码，用于了解布斯算法，本人也是初学者。
VHDL/FPGA/Verilog 布斯乘法器的语言描述功能违反外 暗暗达到
布斯乘法器的语言描述功能违反外 暗暗达到
VHDL/Verilog/EDA源码 布斯乘法器
booth算法通过移位运算代替某些加法运算提高乘法器的运算速度，是一种补码乘法的算法。包含乘法器模块和测试模块。
VHDL/FPGA/Verilog 8位相 加乘法器
8位相 加乘法器，具有高速，占用资源较少的优点
编译器/解释器 用VHDL语言编写的三位二进制的乘法器
用VHDL语言编写的三位二进制的乘法器，其原理是每位相乘后再错位相加
其他嵌入式/单片机内容 ieee公布的标准8位浮点乘法器
ieee公布的标准8位浮点乘法器，可综合。采用标准算法。
电子书籍 32位浮点乘法器的设计
32位浮点乘法器的设计，讲的挺好的，供参考啊
VHDL/FPGA/Verilog 本程序是利用两个4位二进制并行加法器通过级联方式构成一个8位加法器。
本程序是利用两个4位二进制并行加法器通过级联方式构成一个8位加法器。
嵌入式/单片机编程 32位元2進位SIGNED乘法器32位元SIGNED乘法器
32位元2進位SIGNED乘法器32位元SIGNED乘法器