4位乘法器技术资料下载专区,收录500份相关技术文档、开发源码、电路图纸等优质工程师资源,全部免费下载。
16位循环冗余校验的4位查表法,用法在文件内有祥细说明
浮点型的乘法器,采用VHDL语言描述浮点型的乘法器,文中包含测试文件
16位高速加法器,采用verilog语言编写,已经成功仿真,能够运行
VHDL的N位加法器,非常的好用,经过仿真验证的!
十六位的除法器,采用verilog hdl
移位快速除法器,通过一次移4位试商实现快速除法功能,较普通减除法器有及其巨大的效率提升
基于c51开发的经典4乘4键盘程序下载(C语言)
自己写的键盘的扫描4乘4的键盘VHDL 很好用的
加载登录表单中...
加载注册表单中...
加载表单中...