Microchip 单片机的速度和复杂性已经到达足以要 求降低电源电压的程度，并正在向 5V 电源电压以 下转换。但问题是绝大多数接口电路仍然是为 5V 电源而设计的。这就意味着，作为设计人员，我们 现在面临着连接 3.3v 和 5V 系统的任务。此外， 这个任务不仅包括逻辑电平转换，同时还包括为 3.3v 系统供电、转换模拟信号使之跨越 3.3v/5V 的 障碍。 技巧和诀窍 DS41285A_CN 第 2 页 . 2006 Microchip Technology Inc. 本 《技巧和诀窍》提供了一些电源供电组件、数 字电平转换组件甚至模拟转换组件，以解决所面临 的挑战。全书对每种转换均给出了多种选择方案， 从单片 （All-in-One）接口器件到低成本的分立解 决方案都有涉及。简而言之，无论导致转换的原因 是复杂性、成本还是尺寸，设计人员处理 3.3v 挑 战可能需要的全部组件均在本文有所讨论。
上传时间： 2013-10-29
上传用户：wqxstar
通用的多电源总线，如VME、VXI 和PCI 总线，都可提供功率有限的3.3v、5V 和±12V（或±24V）电源，如果在这些系统中添加设备（如插卡等），则需要额外的3.3v或5V电源，这个电源通常由负载较轻的-12V电源提供。图1 电路，将-12V 电压升压到15.3v（相对于-12V 电压），进而得到3.3v 的电源电压，输出电流可达300mA。Q2 将3.3v 电压转换成适当的电压（-10.75V）反馈给IC1 的FB 引脚，PWM 升压控制器可提供1W 的输出功率，转换效率为83%。整个电路大约占6.25Cm2的线路板尺寸，适用于依靠台式PC机电源供电，需要提供1W输出功率的应用，这种应用中，由于-12V总线电压限制在1.2W以内，因此需要保证高于83%的转换效率。由于限流电阻（RSENSE）将峰值电流限制在120mA，N 沟道MOSFET（Q1）可选用廉价的逻辑电平驱动型场效应管，R1、R2 设置输出电压（3.3v 或5V）。IC1 平衡端（Pin5）的反馈电压高于PGND引脚（Pin7）1.25V，因此：VFB = -12V + 1.25V = - 10.75V选择电阻R1后，可确定：I2 = 1.25V / R1 = 1.25V / 12.1kΩ = 103μA可由下式确定R2：R2 = （VOUT - VBE）/ I2 =（3.3v - 0.7V）/ 103μA = 25.2 kΩ图1 中，IC1 的开关频率允许通过外部电阻设置，频率范围为100kHz 至500kHz，有利于RF、数据采集模块等产品的设计。当选择较高的开关频率时，能够保证较高的转换效率，并可选用较小的电感和电容。为避免电流倒流，可在电路中增加一个与R1串联的二极管。
上传时间： 2013-10-17
上传用户：jixingjie
XAPP520将符合2.5V和3.3v I/O标准的7系列FPGA高性能I/O Bank进行连接 The I/Os in Xilinx® 7 series FPGAs are classified as either high range (HR) or high performance (HP) banks. HR I/O banks can be operated from 1.2V to 3.3v, whereas HP I/O banks are optimized for operation between 1.2V and 1.8V. In circumstances that require an HP 1.8V I/O bank to interface with 2.5V or 3.3v logic, a range of options can be deployed. This application note describes methodologies for interfacing 7 series HP I/O banks with 2.5V and 3.3v systems
上传时间： 2013-11-18
上传用户：yyyyyyyyyy
摘要:本应用指南提供了一种方法可从3.3v接口对Spartan™-3和Spartan-3L FPGA进行配置。它针对每种配置模式都提供了一组经验证的连接框图。这些框图是完整且可直接使用的解决方案。
上传时间： 2013-11-17
上传用户：AISINI005
XAPP520将符合2.5V和3.3v I/O标准的7系列FPGA高性能I/O Bank进行连接 The I/Os in Xilinx® 7 series FPGAs are classified as either high range (HR) or high performance (HP) banks. HR I/O banks can be operated from 1.2V to 3.3v, whereas HP I/O banks are optimized for operation between 1.2V and 1.8V. In circumstances that require an HP 1.8V I/O bank to interface with 2.5V or 3.3v logic, a range of options can be deployed. This application note describes methodologies for interfacing 7 series HP I/O banks with 2.5V and 3.3v systems
上传时间： 2013-11-06
上传用户：wentianyou
摘要:本应用指南提供了一种方法可从3.3v接口对Spartan™-3和Spartan-3L FPGA进行配置。它针对每种配置模式都提供了一组经验证的连接框图。这些框图是完整且可直接使用的解决方案。
上传时间： 2015-01-01
上传用户：ch3ch2oh
3v与5v混合系统接口问题
标签： 系统接口
上传时间： 2013-11-12
上传用户：lu2767
本文讨论的是使用TTL和CMOS的3v和5V系统中逻辑器件间接口的基本概念和电路实例，理解了这些概念可以避免不同电压的逻辑器件接口时出现的问题和保证所设计的电路数据传输的可靠性。
上传时间： 2013-11-14
上传用户：xmsmh
~{JGR 8vQ IzWwR5SC5D2V?bD#DbO5M3~} ~{3v?b~} ~{Hk?b~} ~{2iQ/5H9&D\~} ~{?IRTWw@)3d~} ~{TZ~}JDK1.4.2~{OBM(9}~}
上传时间： 2015-02-21
上传用户：ommshaggar
ucos~{VPJ5OV~}tftp~{T4Bk!#PhR*~}IPPACK~{V 3v~}
上传时间： 2015-03-01
上传用户：qq21508895
