搜索结果
找到约 45 项符合
2048 的查询结果
按分类筛选
DSP编程 使用Ti提供的支持库编写的1024、2048或4096点FFT
使用Ti提供的支持库编写的1024、2048或4096点FFT
VHDL/FPGA/Verilog 基于FPGA的2048点FFT的verilog实现的源代码。
基于FPGA的2048点FFT的verilog实现的源代码。
单片机开发 2048点FFT在TMS320C240x定点DSP上的实现2048点FFT在TMS320C240x定点DSP上的实现
2048点FFT在TMS320C240x定点DSP上的实现2048点FFT在TMS320C240x定点DSP上的实现
数据结构 2048点的fft的算法源程序
2048点的fft的算法源程序,应用verilog编程实现。
串口编程 通讯屏控制卡串口发送 最大控制宽度达2048列
通讯屏控制卡串口发送
最大控制宽度达2048列,1个位表示屏上1个点,则宽度使用256个8位的字节;最大控制高度为512行。
与显示屏对应的显示数据存储在数据缓冲区的左上角。若是双色屏,则先按照显示屏的实际高度先存储红色数据,然后紧接着存储绿色数据。例如,若显示屏的高度为128行,则PictureBuf[0]-PictureBuf[127]存储1 ...
通讯编程文档 ITU规范G.704。E1帧结构定义。Synchronous frame structures used at 1544, 6312, 2048, 8448 and 44 736 kbit/s hie
ITU规范G.704。E1帧结构定义。Synchronous frame structures used at 1544, 6312, 2048, 8448 and 44 736 kbit/s hierarchical levels
压缩解压 VC源码.用于大数检测素性,可用至2048比特的大数
VC源码.用于大数检测素性,可用至2048比特的大数
单片机开发 This example code takes and averages 2048 analog measurements from input P1.4 using ADC0, then pri
This example code takes and averages 2048 analog measurements from input
P1.4 using ADC0, then prints the results to a terminal window via the UART.
CA认证 使用windows csp 簽發2048 bits 憑證
使用windows csp 簽發2048 bits 憑證