16位除法技术资料下载专区,收录500份相关技术文档、开发源码、电路图纸等优质工程师资源,全部免费下载。
verilog实现16*16位乘法器,带测试文件
实现一个16位数与一个8位数相除的宏,还有一个修改后的除法程序
32位元2進位除法器
16位高速加法器,采用verilog语言编写,已经成功仿真,能够运行
多位数除法程序,满足在单片机编程中对除法程序的需要,解决了单片机指令无除法程序的缺点,而且本程序不限制位数。
十六位的除法器,采用verilog hdl
移位快速除法器,通过一次移4位试商实现快速除法功能,较普通减除法器有及其巨大的效率提升
CRC校验算法(包含8位16位32位),原文件中说明也不多,有兴趣的可以研究一下
加载登录表单中...
加载注册表单中...
加载表单中...