16位加法技术资料下载专区,收录500份相关技术文档、开发源码、电路图纸等优质工程师资源,全部免费下载。
通过两个4位加法器级联实验以个八位加法器。
加载此子函数能实现16*16,24*24汉字与ASCII的混合输出。
N位加法器源代码,通用的,通过xilinx验证,希望对大家有用。
8位的加法器设计,分4个工程完成的,用的是Quartus II软件。
8位加法器的实现,非流水线结构,很不错。我测试过,效率比较高
VHDL——N位加法器设计
8位加法器的实现,仿真通过,并且包括仿真文件,在quartusii7.1下调试通过
4位二进制加法器,vhdl实现,外带译码器部分,清晰简洁,可读性好
加载登录表单中...
加载注册表单中...
加载表单中...