搜索：15.0 - 虫虫下载站

文章/文档  GW-US54GXS_Linux_v2.15.0.0_CE zd1211原碼

GW-US54GXS_Linux_v2.15.0.0_CE zd1211原碼

https://www.eeworm.com/dl/652/293269.html

下载: 120

查看: 1035

VHDL/FPGA/Verilog Top module name : SHIFTER (File name : SHIFTER.v) 2. Input pins: SHIFT [3:0], IN [15:0], SIGN, RIGH

Top module name : SHIFTER (File name : SHIFTER.v) 2. Input pins: SHIFT [3:0], IN [15:0], SIGN, RIGHT. 3. Output pins: OUT [15:0]. 4. Input signals generated from test pattern are latched in one cycle and are synchronized at clock rising edge. 5. The SHIFT signal describes the shift number. The shift ...

https://www.eeworm.com/dl/663/361747.html

下载: 164

查看: 1055

VHDL/FPGA/Verilog Top module name : SHIFTER (File name : SHIFTER.v) 2. Input pins: SHIFT [3:0], IN [15:0], SIGN, RIGH

Top module name : SHIFTER (File name : SHIFTER.v) 2. Input pins: SHIFT [3:0], IN [15:0], SIGN, RIGHT. 3. Output pins: OUT [15:0]. 4. Input signals generated from test pattern are latched in one cycle and are synchronized at clock rising edge. 5. The SHIFT signal describes the shift number. The shift ...

https://www.eeworm.com/dl/663/361749.html

下载: 129

查看: 1034

VHDL/FPGA/Verilog verilog code 16-bit carry look-ahead adder output [15:0] sum // 相加總和 output carryout // 進位 input

verilog code 16-bit carry look-ahead adder output [15:0] sum // 相加總和 output carryout // 進位 input [15:0] A_in // 輸入A input [15:0] B_in // 輸入B input carryin // 第一級進位 C0

https://www.eeworm.com/dl/663/388874.html

下载: 147

查看: 1126

技术资料  Quartus II 15.0 下载

Quartus II 15.0下载链接，百度网盘，供学习使用

https://www.eeworm.com/dl/833698.html

下载: 4

查看: 6202

教程资料  Cadence PSD 15.0版本功能介绍

随着PCB设计复杂程度的不断提高，设计工程师对 EDA工具在交互性和处理复杂层次化设计功能的要求也越来越高。Cadence Design Systems, Inc. 作为世界第一的EDA工具供应商，在这些方面一直为用户提供业界领先的解决方案。在 Concept-HDL15.0中，这些功能又得到了大度地提升。首先，Concept-HDL15.0，提供了交互式全局属性修改 ...

https://www.eeworm.com/dl/cadence/doc/36658.html

下载: 176

查看: 1117

可编程逻辑  Cadence PSD 15.0版本功能介绍

随着PCB设计复杂程度的不断提高，设计工程师对 EDA工具在交互性和处理复杂层次化设计功能的要求也越来越高。Cadence Design Systems, Inc. 作为世界第一的EDA工具供应商，在这些方面一直为用户提供业界领先的解决方案。在 Concept-HDL15.0中，这些功能又得到了大度地提升。首先，Concept-HDL15.0，提供了交互式全局属性修改 ...

https://www.eeworm.com/dl/kbcluoji/40211.html

下载: 175

查看: 1040

医药行业  Software Requirements1. Delphi 6 SP22. Oracle 8i R33. Raize 3.0.94. ExpressQuantumGrid 4.505. Expres

Software Requirements1. Delphi 6 SP22. Oracle 8i R33. Raize 3.0.94. ExpressQuantumGrid 4.505. ExpressPrinting System 2.506. ReportBuilder 7.027. ODAC 4.15.0.13

https://www.eeworm.com/dl/679/129916.html

下载: 39

查看: 1080

PCB相关  PCB板的线宽、覆铜厚度与通过的电流对应的关系

PCB板的线宽、覆铜厚度与通过的电流对应的关系宽度（mm）电流（A）宽度（mm）电流（A）宽度（mm）电流（A）0.15 0.2 0.15 0.5 0.15

https://www.eeworm.com/dl/501/12200.html

下载: 94

查看: 1090

单片机编程  采用纳瓦技术的8/14引脚闪存8位CMOS单片机 PIC12

采用纳瓦技术的8/14引脚闪存8位CMOS单片机 PIC12F635/PIC16F636/639数据手册目录1.0 器件概述 2.0 存储器构成3.0 时钟源4.0 I/O 端口 5.0 Timer0 模块6.0 具备门控功能的Timer1 模块 7.0 比较器模块8.0 可编程低压检测（PLVD）模块9.0 数据EEPROM 存储器10.0 KeeLoq&reg; 兼容加密模块 11.0 模拟前端（AFE）功能说明（仅 ...

https://www.eeworm.com/dl/502/30377.html

下载: 162

查看: 1074

搜索结果

按分类筛选

文章/文档  GW-US54GXS_Linux_v2.15.0.0_CE zd1211原碼

VHDL/FPGA/Verilog Top module name : SHIFTER (File name : SHIFTER.v) 2. Input pins: SHIFT [3:0], IN [15:0], SIGN, RIGH

VHDL/FPGA/Verilog Top module name : SHIFTER (File name : SHIFTER.v) 2. Input pins: SHIFT [3:0], IN [15:0], SIGN, RIGH

VHDL/FPGA/Verilog verilog code 16-bit carry look-ahead adder output [15:0] sum // 相加總和 output carryout // 進位 input

技术资料  Quartus II 15.0 下载

教程资料  Cadence PSD 15.0版本功能介绍

可编程逻辑  Cadence PSD 15.0版本功能介绍

医药行业  Software Requirements1. Delphi 6 SP22. Oracle 8i R33. Raize 3.0.94. ExpressQuantumGrid 4.505. Expres

PCB相关  PCB板的线宽、覆铜厚度与通过的电流对应的关系

单片机编程  采用纳瓦技术的8/14引脚闪存8位CMOS单片机 PIC12