搜索结果

找到约 17 项符合 0001 的查询结果

游戏 这是以前为了实现0001-9999年所有日期而设计的C++类

这是以前为了实现0001-9999年所有日期而设计的C++类
https://www.eeworm.com/dl/625/118653.html
下载: 170
查看: 1028

VHDL/FPGA/Verilog 扫描信号从C3 ~C0送入,信号依序为1000 ->0100 ->0010 -> 0001->1000 循环,当扫描信号为1000时,则扫描第0行中的四个按键. 扫描信号为01

扫描信号从C3 ~C0送入,信号依序为1000 ->0100 ->0010 -> 0001->1000 循环,当扫描信号为1000时,则扫描第0行中的四个按键. 扫描信号为0100时,则扫描第1行中的四个按键, 以此类推.如果有按键被按下,则R3~R0的输出信号中会有一个为1,但我们还是是无法确定哪一个键被按下,必須要从R3 ~R0 的输出信号与C3~C0的 ...
https://www.eeworm.com/dl/663/138998.html
下载: 79
查看: 1109

VHDL/FPGA/Verilog 基于FPGA的I2C程序0001,很不错的论文及程序

基于FPGA的I2C程序0001,很不错的论文及程序,,大家快下啊
https://www.eeworm.com/dl/663/176858.html
下载: 29
查看: 1058

Java编程 可显示六方晶系的0001标准极图

可显示六方晶系的0001标准极图,可改变c/a比,可根据输入显示极点。
https://www.eeworm.com/dl/633/233207.html
下载: 158
查看: 1083

VHDL/FPGA/Verilog 递增方式在4位数码管上向上计数显示从0000-0001->0002……..9999….0000….0001…. -- 利用CPLD设计了一个4位十进制计数器

递增方式在4位数码管上向上计数显示从0000-0001->0002……..9999….0000….0001…. -- 利用CPLD设计了一个4位十进制计数器,并用数码管显示当前计数值
https://www.eeworm.com/dl/663/359408.html
下载: 31
查看: 1202

单片机编程 PC机与单片机通信(RS232协议)

0001、PC 机与单片机通信(RS232 协议).rar
https://www.eeworm.com/dl/502/28898.html
下载: 141
查看: 1068

手机短信编程 wappush-c实现 注意

wappush-c实现 注意,短信应当以二进制格式发送(SMPP和CMPP里,编码为0x04) 短信内容,WAP PUSH是使用1条或者多条短信来发的,如果内容超过了140个字节,就必须分多条发送,规则如下: 0B05040B8423F00003B3 02 01 B30601AE02056A0045C60C03 6865726F2E7478736D732E636F6D 0001 0374657374746573747465737474657374746573 ...
https://www.eeworm.com/dl/622/143383.html
下载: 106
查看: 1040

手机WAP编程 注意

注意,短信应当以二进制格式发送(SMPP和CMPP里,编码为0x04) 短信内容,WAP PUSH是使用1条或者多条短信来发的,如果内容超过了140个字节,就必须分多条发送,规则如下: 0B05040B8423F00003B3 02 01 B30601AE02056A0045C60C03 6865726F2E7478736D732E636F6D 0001 037465737474657374746573747465737474657374746573747465 ...
https://www.eeworm.com/dl/651/147839.html
下载: 184
查看: 1026

其他   本程序是PB8.0+SQL的图书馆管理系统。 1。SQL数据源文件:book_data.mdf,book_log.ldf. 2。将test.ini文件放到C盘根目录

  本程序是PB8.0+SQL的图书馆管理系统。 1。SQL数据源文件:book_data.mdf,book_log.ldf. 2。将test.ini文件放到C盘根目录,然后修改该文件里面的服务器名. 3。运行BOOKGL。EXE 注意:管理者帐号:aaa 密码:aaa (不能借书) 读者号:从 0001 到 0007 (能借书) ...
https://www.eeworm.com/dl/534/194983.html
下载: 72
查看: 1069

软件设计/软件工程 ---实现的部分VHDL 程序如下。   --- elsif clk1x event and clk1x = 1 then ---if std_logic_vector(length_no)

---实现的部分VHDL 程序如下。   --- elsif clk1x event and clk1x = 1 then ---if std_logic_vector(length_no) >= “0001” and std_logic_vector(length_no) <= “1001” then -----数据帧数据由接收串行数据端移位入接收移位寄存器---rsr(0) <= rxda --- rsr(7 downto 1) <= rsr(6 downto 0) --- parity <= parity ...
https://www.eeworm.com/dl/684/214662.html
下载: 179
查看: 1158