经实际测试，该感应头最短可达到1cmBS612是将数字智能控制电路与人体探测敏感元都集成在电磁屏蔽罩内的热释电红 外传感器。人体探测敏感元将感应到的人体移动信号通过甚高阻抗差分输入电路耦合到 数字智能集成电路芯片上，数字智能集成电路将信号转化成ADC数字 信号，当PIR信号超过选定的数字阀值时就会有定时的REL电平输出。 OEN使能端可使REL输出或通过光照传感器自动控制。灵敏度和时间参 数通过分压电阻设置。所有的信号处理都在芯片上完成。
上传时间： 2022-07-11
上传用户：
· 摘要： 针对生物组织的电阻抗特性,给出了一种便携式生物阻抗测量系统的设计方法;该系统采用DSP控制,进行高分辨率多频率点生物阻抗测量,根据Cole-Cole阻抗圆图理论,对多频率点阻抗进行数据拟合后可获得测量范围内任意频率生物电阻抗特性;实现了对生物电阻抗的快速、自动测量;该系统结构紧凑,简单实用,试验结果表明系统稳定可靠,具有足够的精度,重复性好,在生物电阻抗研究工作中有
上传时间： 2013-07-16
上传用户：WMC_geophy
共源共栅级放大器可提供较高的输出阻抗和减少米勒效应，在放大器领域有很多的应用。本文提出一种COMS工艺下简单的高摆幅共源共栅偏置电路，且能应用于任意电流密度。根据饱和电压和共源共栅级电流密度的定义,本文提出器件宽长比与输出电压摆幅的关系,并设计一种高摆幅的共源共栅级偏置电路。
上传时间： 2013-10-08
上传用户：debuchangshi
Hyperlynx仿真应用:阻抗匹配.下面以一个电路设计为例，简单介绍一下PCB仿真软件在设计中的使用。下面是一个DSP硬件电路部分元件位置关系(原理图和PCB使用PROTEL99SE设计)，其中DRAM作为DSP的扩展Memory(64位宽度，低8bit还经过3245接到FLASH和其它芯片)，DRAM时钟频率133M。因为频率较高，设计过程中我们需要考虑DRAM的数据、地址和控制线是否需加串阻。下面，我们以数据线D0仿真为例看是否需要加串阻。模型建立首先需要在元件公司网站下载各器件IBIS模型。然后打开Hyperlynx,新建LineSim File(线路仿真—主要用于PCB前仿真验证)新建好的线路仿真文件里可以看到一些虚线勾出的传输线、芯片脚、始端串阻和上下拉终端匹配电阻等。下面，我们开始导入主芯片DSP的数据线D0脚模型。左键点芯片管脚处的标志，出现未知管脚，然后再按下图的红线所示线路选取芯片IBIS模型中的对应管脚。 3http://bbs.elecfans.com/ 电子技术论坛 http://www.elecfans.com 电子发烧友点OK后退到“ASSIGN Models”界面。选管脚为“Output”类型。这样，一样管脚的配置就完成了。同样将DRAM的数据线对应管脚和3245的对应管脚IBIS模型加上(DSP输出，3245高阻，DRAM输入)。下面我们开始建立传输线模型。左键点DSP芯片脚相连的传输线，增添传输线，然后右键编辑属性。因为我们使用四层板，在表层走线，所以要选用“Microstrip”，然后点“Value”进行属性编辑。这里，我们要编辑一些PCB的属性，布线长度、宽度和层间距等，属性编辑界面如下：再将其它传输线也添加上。这就是没有加阻抗匹配的仿真模型(PCB最远直线间距1.4inch，对线长为1.7inch)。现在模型就建立好了。仿真及分析下面我们就要为各点加示波器探头了，按照下图红线所示路径为各测试点增加探头：为发现更多的信息，我们使用眼图观察。因为时钟是133M，数据单沿采样，数据翻转最高频率为66.7M，对应位宽为7.58ns。所以设置参数如下：之后按照芯片手册制作眼图模板。因为我们最关心的是接收端(DRAM)信号，所以模板也按照DRAM芯片HY57V283220手册的输入需求设计。芯片手册中要求输入高电平VIH高于2.0V，输入低电平VIL低于0.8V。DRAM芯片的一个NOTE里指出，芯片可以承受最高5.6V，最低-2.0V信号(不长于3ns)：按下边红线路径配置眼图模板：低8位数据线没有串阻可以满足设计要求，而其他的56位都是一对一，经过仿真没有串阻也能通过。于是数据线不加串阻可以满足设计要求，但有一点需注意，就是写数据时因为存在回冲，DRAM接收高电平在位中间会回冲到2V。因此会导致电平判决裕量较小，抗干扰能力差一些，如果调试过程中发现写RAM会出错，还需要改版加串阻。
上传时间： 2013-11-05
上传用户：dudu121
在医用电阻抗层析成像（Electrical Impedance Tomography）系统中电压控制电流源的性能十分重要，大部分报道的电压控电流源电路在低频时有较高的输出阻抗但是在高频时性能大幅减弱。通过分析生物阻抗测量系统对电压控制电流源的需求，同时回顾一些已有的电压控制电流源电路，包括双运放负反馈电路、跨导运算放大器、AD844，设计了一种基于AD8610的电压控制电流源。并通过电路实验验证了此电压控制电流源的性能，同时提出了改进方案。该电压电流源不仅频率和幅值可控、精度高，而且有较高的输出阻抗。
上传时间： 2013-11-05
上传用户：heart_2007
介绍了一种新型的高增益反射阵列天线。根据栅格阵列的特点,确立了天线的结构,通过开槽线阻抗变换器实现匹配,并利用电磁场仿真软件HFSS对该天线进行了理论分析。仿真值与实测值能较好地吻合,表明该天线具有良好的匹配和高增益特性。
上传时间： 2013-10-20
上传用户：王成林。
Hyperlynx仿真应用:阻抗匹配.下面以一个电路设计为例，简单介绍一下PCB仿真软件在设计中的使用。下面是一个DSP硬件电路部分元件位置关系(原理图和PCB使用PROTEL99SE设计)，其中DRAM作为DSP的扩展Memory(64位宽度，低8bit还经过3245接到FLASH和其它芯片)，DRAM时钟频率133M。因为频率较高，设计过程中我们需要考虑DRAM的数据、地址和控制线是否需加串阻。下面，我们以数据线D0仿真为例看是否需要加串阻。模型建立首先需要在元件公司网站下载各器件IBIS模型。然后打开Hyperlynx,新建LineSim File(线路仿真—主要用于PCB前仿真验证)新建好的线路仿真文件里可以看到一些虚线勾出的传输线、芯片脚、始端串阻和上下拉终端匹配电阻等。下面，我们开始导入主芯片DSP的数据线D0脚模型。左键点芯片管脚处的标志，出现未知管脚，然后再按下图的红线所示线路选取芯片IBIS模型中的对应管脚。 3http://bbs.elecfans.com/ 电子技术论坛 http://www.elecfans.com 电子发烧友点OK后退到“ASSIGN Models”界面。选管脚为“Output”类型。这样，一样管脚的配置就完成了。同样将DRAM的数据线对应管脚和3245的对应管脚IBIS模型加上(DSP输出，3245高阻，DRAM输入)。下面我们开始建立传输线模型。左键点DSP芯片脚相连的传输线，增添传输线，然后右键编辑属性。因为我们使用四层板，在表层走线，所以要选用“Microstrip”，然后点“Value”进行属性编辑。这里，我们要编辑一些PCB的属性，布线长度、宽度和层间距等，属性编辑界面如下：再将其它传输线也添加上。这就是没有加阻抗匹配的仿真模型(PCB最远直线间距1.4inch，对线长为1.7inch)。现在模型就建立好了。仿真及分析下面我们就要为各点加示波器探头了，按照下图红线所示路径为各测试点增加探头：为发现更多的信息，我们使用眼图观察。因为时钟是133M，数据单沿采样，数据翻转最高频率为66.7M，对应位宽为7.58ns。所以设置参数如下：之后按照芯片手册制作眼图模板。因为我们最关心的是接收端(DRAM)信号，所以模板也按照DRAM芯片HY57V283220手册的输入需求设计。芯片手册中要求输入高电平VIH高于2.0V，输入低电平VIL低于0.8V。DRAM芯片的一个NOTE里指出，芯片可以承受最高5.6V，最低-2.0V信号(不长于3ns)：按下边红线路径配置眼图模板：低8位数据线没有串阻可以满足设计要求，而其他的56位都是一对一，经过仿真没有串阻也能通过。于是数据线不加串阻可以满足设计要求，但有一点需注意，就是写数据时因为存在回冲，DRAM接收高电平在位中间会回冲到2V。因此会导致电平判决裕量较小，抗干扰能力差一些，如果调试过程中发现写RAM会出错，还需要改版加串阻。
上传时间： 2013-12-17
上传用户：debuchangshi
高斯塞德尔迭代计算电网潮流，运用复数向量计算，计算中用阻抗矩阵实现
上传时间： 2013-12-25
上传用户：风之骄子
该文档为矩形环形微带贴片天线增强UWB无线应用阻抗带宽的仿真研究简介文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
上传时间： 2021-11-25
上传用户：
这个是有关于AD5933模块的原理图。AD5933是负阻抗检测电路，AD5933是一款高精度的阻抗测量芯片，内部集成了带有12位，采样率高达1MSPS的AD转换器的频率发生器。这个频率发生器可以产生特定的频率来激励外部电阻，电阻上得到的响应信号被ADC采样，并通过片上的DSP进行离散的傅立叶变换。傅立叶变换后返回在这个输出频率下得到的实部值R和虚部值I。
上传时间： 2021-12-15
上传用户：
