高速CAN
共 79 篇文章
高速CAN 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 79 篇文章，持续更新中。
ADI技术指南合集之射频
ADI技术指南合集（第一版）射频及高速器件，
射频集成电路设计John Rogers(Radio Freq
<P>Radio Frequency Integrated Circuit Design</P>
<P>I enjoyed reading this book for a number of reasons. One reason is that it<BR>addresses high-speed analog design in the context of microwave issues.
远程信息处理数字融合--如何应对新兴标准和协议
<div>
Digital convergence, in recent history, has been prevalentin the consumer equipment domain and the designengineers in this area have been struggling with a plethoraof emerging standards and pro
利用数字电位器调整并校准升压型DC-DC转换器
<div>
The purpose of this application note is to show an example of how a digital potentiometer can be used in thefeedback loop of a step-up DC-DC converter to provide calibration and/or adjustment o
校准ADC内部偏移的光学微控制器DS4830
<div>
Abstract: The DS4830 optical microcontroller's analog-to-digital converter (ADC) offset can change with temperature and gainselection. However, the DS4830 allows users to measure the ADC in
高速电路设计与实现
通常认为如果数字逻辑电路的频率达到或者超过45MHZ~50MHZ，而且工作在这个频率之上的电路已经占到了整个电子系统一定的份量（比如说1/3），就称为高速电路。<br />
<img alt="" src="http://dl.eeworm.com/ele/img/177094-120425150924135.jpg" /><br />
带有增益提高技术的高速CMOS运算放大器设计
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; line-height: 21px; ">设计了一种用于高速ADC中的高速高增益的全差分CMOS运算放大器。主运放采用带开关电容共模反馈的折叠式共源共栅结构，利用增益提高和三支路电流基准技术实现一个可用于12~14 bit精度，100 MS/s采样频率的高速流
华为《高速数字电路设计教材》
华为《高速数字电路设计教材》
寄存器和环路滤波器的设计
<div>
The MAX2870 ultra-wideband phase-locked loop (PLL) and voltagecontrol oscillator (VCO) can operate in both integer-N and fractional-Nmodes, similar to the Analog Devices ADF4350 wideband synthe
双通道通用精密运算放大器评估板
<div>
EVAL-PRAOPAMP-2R/2RU/2RM评估板支持采用SOIC、TSSOP和MSOP封装的双运算放大器。它能以不同的应用电路和配置为用户提供多种选择和广泛的灵活性。该评估板不是为了用于高频器件或高速放大器。但是，它为用户提供了不同电路类型的多种组合，包括有源滤波器、仪表放大器、复合放大器，以及外部频率补偿电路。本应用笔记会给出几个应用电路的例子。<br />
<img al
AN-835高速ADC测试和评估
<div>
本应用笔记将介绍ADI公司高速转换器部门用来评估高速ADC的特征测试和生产测试方法。本应用笔记仅供参考，不能替代产品数据手册<br />
<img alt="" src="http://dl.eeworm.com/ele/img/829019-130R11P346227.jpg" style="width: 311px; height: 352px; " />
5 Gsps高速数据采集系统的设计与实现
<p>
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; line-height: 21px; ">以某高速实时频谱仪为应用背景，论述了5 Gsps采样率的高速数据采集系统的构成和设计要点，着重分析了采集系统的关键部分高速ADC（analog to digital，模数转换器）的设计、系统采样时钟设计、模数
如何选择合适的Logger按钮
<div>
Abstract: For many first-time users, finding the right logger that meets their needs can be a challenging task. In simple
高速放大器技术
<p>
</p>
<div>
This publication represents the largest LTC commitmentto an application note to date. No other application noteabsorbed as much effort, took so long or cost so much.This level o
紧凑式高速贴片机XP-142E/XP-143E系统手册
紧凑式高速贴片机XP-142E/XP-143E系统手册
黑魔书(逻辑门的高速特性)pdf下载
在数字设备的设计中，功耗、速度和封装是我们主要考虑的3个问题，每位设计者都希望<BR>功耗最低、速度最快并且封装最小最便宜，但是实际上，这是不可能的。我们经常是从各种型号<BR>规格的逻辑芯片中选择我们需要的，可是这些并不是适合各种场合的各种需要。<BR>当一种明显优于原来产品的新的技术产生的时候，用户还是会提出各方面设计的不同需<BR>求，因此所有的逻辑系列产品实际上都是功耗、速度与封装的一种折
时钟分相技术应用
<p>
摘要: 介绍了时钟分相技术并讨论了时钟分相技术在高速数字电路设计中的作用。<br />
关键词: 时钟分相技术; 应用<br />
中图分类号: TN 79 文献标识码:A 文章编号: 025820934 (2000) 0620437203<br />
时钟是高速数字电路设计的关键技术之一, 系统时钟的性能好坏, 直接影响了整个电路的<br />
性能。尤其现代电子系统对性
TLC5510应用
８位高速AD转换器TLC5510的应用
高超声速飞行器的轨迹设计与仿真研究
<span id="LbZY">针对高超声速飞行器高速度、高升限、远巡航距离的特点，以高超声速巡航导弹X-43A为研究对象，对其动力学特性进行分析研究，建立飞行轨迹仿真所需要的气动模型、动力模型以及质量模型；并模拟高超声速巡航导弹X-43A试飞试验的飞行轨迹，建立各飞行段弹道仿真模型，构造飞行轨迹并进行仿真验证。仿真结果表明，所得到的轨迹符合高超声速飞行器的实际飞行情况，验证了该轨迹设计方法的可行
基于SMP的高速高精度贴片机并行图像处理
摘要：将基于SMP的多线程并行处理技术应用于贴片机图像处理系统，通过对实验数据的分析，针对SMP系统进行分析，得到了一些关于在SMP系统中进行多线程编程时任务分配和处理器分配方面的结论。<BR>关键词：对称多处理器（SMP）;多线程;并行;贴片机;图像处理;