高速ADC
共 110 篇文章
高速ADC 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 110 篇文章，持续更新中。
ADC0809做AD转换的C程序
ADC0809做AD转换的C程序
16位高速模数转换模块的设计及其动态性能测试
本文结合研究所科研项目需要，基于16 位高速ADC 芯片LTC2204，设计了一种满足课题要求的高速度高性能的16 位模数转换板卡方案。该方案中的输入电路和时钟电路采用差分结构，输出电路采用锁存器隔离结构，电源电路采用了较好的去耦措施，并且注重了板卡接地设计，使其具有抗噪声干扰能力强、动态性能好、易实现的特点。<br />
<img alt="" src="http://dl.eeworm.com
基于CORDIC算法的高速ODDFS电路设计
<span id="LbZY">为了满足现代高速通信中频率快速转换的需求，基于坐标旋转数字计算（CORDIC，Coordinate Rotation Digital Computer）算法完成正交直接数字频率合成（ODDFS，Orthogonal Direct Digital Frequency Synthesizer）电路设计方案。采用MATLAB和Xilinx System Generator
机电设计与自动化
－机构学与特种机器人（检查、维护、操作）<BR>－高速运动机构与结构的动态设计技术<BR>－精密定位控制技术与测量、检测技术<BR>－机器视觉<BR>－复杂机电系统工程设计技术
Fanuc系统数控车床设置工件零点常用方法
<p>
主轴控制回路为位置闭环控制，主轴电机的旋转与攻丝轴(Z轴)进给完全同步，从而实现高速高精度攻丝。</p>
<p>
<img alt="" src="http://dl.eeworm.com/ele/img/319641-12011616352U06.jpg" style="width: 372px; height: 273px" /></p>
用ADC0832调节频率输出
用ADC0832调节频率输出1 源代码
ADC中精确度与分辨率认识
<p>
</p>
<p>
ADC制造商在数据手册中定义ADC性能的方式令人困惑，并且可能会在应用开发中导致错误的推断。最大的困惑也许就是“分辨率”和“精确度”了——即Resolution和Accuracy，这是两个不同的参数，却经常被混用，但事实上，分辨率并不能代表精确度，反之亦然。本文提出并解释了ADC&
ADC噪声系数_一个经常被误解的参数
<p>
</p>
<div>
噪声系数(NF)是RF系统设计师常用的一个参数，它用于表征RF放大器、混频器等器件的噪声，并且被广泛用作无线电接收机设计的一个工具。许多优秀的通信和接收机设计教材都对噪声系数进行了详细的说明(例如参考文献1)，本文重点讨论该参数在数据转换器中的应用。
MT-012 ADC需要考虑的交调失真因素
交调失真(IMD)是用于衡量放大器、增益模块、混频器和其他射频元件线性度的一项常用 指标。二阶和三阶交调截点(IP2和IP3)是这些规格参数的品质因素，以其为基础可以计算 不同信号幅度下的失真积。虽然射频工程师们非常熟悉这些规格参数，但当将其用于ADC 时往往会产生一些困惑。本教程首先在ADC的框架下对交调失真进行定义，然后指出将 IP2和IP3的定义应用于ADC时必须采取的一些预防措施。
XP-142E紧凑式高速贴片机规格说明书
XP-142E是实现调整贴装以及紧凑式机器空间的全影像方式的贴片机,是可以对应用小型芯片元件~中型元件为止的调整贴片机.
简化精密测量的高输入阻抗ADC
<p>
</p>
<div>
High input impedance and a wide input range are twohighly desirable features in a precision analog-to-digitalconverter, and the LTC®2449 delta-sigma ADC has both.With just a
使用负输入电压的单电源全差动放大器驱动ADC
<div>
单端双极输入信号的推荐电路如图 1 所示。Vs+ 是放大器的电源；负电源输入接地。VIN 为输入信号源，其表现为一个在接地电位（±0 V）附近摆动的接地参考信号，从而形成一个双极信号。RG 和 RF 为放大器的主增益设置电阻。VOUT+和 VOUT- 为 ADC 的差动输出信号。它们的相位差为 180o，并且电平转换为VOCM。<br />
<br />
<img
8位模拟数字转换器(ADC)的设计实现
<div>
Abstract: This design idea explains how to implement an 8-bit analog-to-digital converter (ADC), using a microcontroller
一种新型高速电磁阀驱动电路
一种新型高速电磁阀驱动电路
MT-021 ADC架构II：逐次逼近型ADC
数年以来，逐次逼近型ADC一直是数据采集系统的主要依靠
实现UXGA解决方案的双通道AD9884A设计准则
<div>
借助AD9884A，利用一种双芯片“乒乓”配置可以实现超过140 MHz的像素时钟速率。双芯片解决方案与交替像素采样解决方案的不同之处在于，前者可以维持全速刷新率。双通道AD9884A设计有多种实现方式。本应用笔记旨在让用户了解在实现这种乒乓配置时需要考虑的因素。相关变量包括布局和路由限制、时钟选择、图形控制要求和最高速率要求等。<br />
<img al
MT-013 评估高速DAC性能
ADC需要FFT处理器来评估频谱纯度，DAC则不同，利用传统的模拟频谱分析仪就能直接 研究它所产生的模拟输出。DAC评估的挑战在于要产生从单音正弦波到复杂宽带CDMA信 号的各种数字输入。数字正弦波可以利用直接数字频率合成技术来产生，但更复杂的数字 信号则需要利用更精密、更昂贵的字发生器来产生。 评估高速DAC时，最重要的交流性能指标包括：建立时间、毛刺脉冲面积、失真、无杂散 动态范围(SFDR)
高速数字系统设计下载pdf
高速数字系统设计下载pdf:High-Speed Digital System<BR>Design—A Handbook of<BR>Interconnect Theory and Design<BR>Practices<BR>Stephen H. Hall<BR>Garrett W. Hall<BR>James A. McCall<BR>A Wiley-Interscience Publicat
将您的微控制器ADC升级至真正的12位性能
<p>
</p>
<div>
Many 8-bit and 16-bit microcontrollers feature 10-bitinternal ADCs. A few include 12-bit ADCs, but these oftenhave poor or nonexistent AC specifi cations, and certainlylack the
高速数据转换器评估平台(HSDCEP)用户指南评估
<div>
高速数据转换器评估平台(HSDCEP)是基于PC的平台，提供评估Maxim RF数/模转换器(RF-DAC，支持更新速率≥ 1.5Gsps)和Maxim数字上变频器(DUC)的齐全工具。HSDCEP可以在每对数据引脚产生速率高达1.25Gbps的测试码型，支持多达4条并行16位LVDS总线。通过USB 2.0端口将最长64兆字(Mw)、每字16位宽的数据码型装载至HSDCEP存