高速驱动
共 84 篇文章
高速驱动 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 84 篇文章，持续更新中。
高速数字系统设计下载pdf
高速数字系统设计下载pdf:High-Speed Digital System<BR>Design—A Handbook of<BR>Interconnect Theory and Design<BR>Practices<BR>Stephen H. Hall<BR>Garrett W. Hall<BR>James A. McCall<BR>A Wiley-Interscience Publicat
高速数据转换器评估平台(HSDCEP)用户指南评估
<div>
高速数据转换器评估平台(HSDCEP)是基于PC的平台，提供评估Maxim RF数/模转换器(RF-DAC，支持更新速率≥ 1.5Gsps)和Maxim数字上变频器(DUC)的齐全工具。HSDCEP可以在每对数据引脚产生速率高达1.25Gbps的测试码型，支持多达4条并行16位LVDS总线。通过USB 2.0端口将最长64兆字(Mw)、每字16位宽的数据码型装载至HSDCEP存
基于USB的高清彩色CCD图像采集系统
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; line-height: 21px; ">提出一种基于USB的彩色CCD高清图像采集系统设计方案。图像数据的来源采用的是SONY公司的 ICX205AK芯片，结合USB2.0接口，复杂可编程逻辑器件CPLD设计了一个高速的彩色CCD图像采集系统。文中详细阐述了
运行典型高速ADC评估板设置
运行典型高速ADC评估板设置<br />
<img alt="" src="http://dl.eeworm.com/ele/img/829019-130R2163616328.jpg" /><br />
将运算放大器连接至高速DAC
<div>
介绍了一款不要求负参考电压 (VREF) 的电流源 DAC/运算放大器接口。尽管该建议电路设计提供了一款较好的有效解决方案，但必须注意的是：如果 DAC 的最大兼容电压作为运算放大器输入 (VDAC+) 正端的设计目标，则负端 (VDAC–) 的 DAC 电压将会违反最大兼容输出电压，因为存在最初并不那么明显的偏置。下面的讨论，将对出现这种偏置的原因进行解释，并提出一种解
新一代高速定位模块QD75M详解
<p>
电子发烧友网为大家提供了新一代高速定位模块QD75M详解，希望看完之后你对高速定位模块QD75M有一个全面的认识。</p>
<p>
<img alt="" src="http://dl.eeworm.com/ele/img/177094-12020615361TJ.jpg" /></p>
采用FemtoCharge技术的高速、高分辨率、低功耗的新一代ADC
先进的系统架构和集成电路设计技术，使得模数转换器 (ADC) 制造商得以开发出更高速率和分辨率，更低功耗的产品。这样，当设计下一代的系统时，ADC设计人员已经简化了很多系统平台的开发。例如，同时提高ADC采样率和分辨率可简化多载波、多标准软件无线电系统的设计。这些软件无线电系统需要具有数字采样非常宽频范围，高动态范围的信号的能力，以同步接收远、近端发射机的多种调制方式的高频信号。同样，先进的雷达系
16位10 MSPS ADC AD7626的单端转差分高速驱动电路
图1所示电路可将高频单端输入信号转换为平衡差分信号，用于驱动16位10 MSPS PulSAR® ADC AD7626。该电路采用低功耗差分放大器ADA4932-1来驱动ADC，最大限度提升AD7626的高频输入信号音性能。此器件组合的真正优势在于低功耗、高性能<br />
<img alt="" src="http://dl.eeworm.com/ele/img/31-130201154
高速ADC模拟输入接口考虑
<div>
采用高输入频率、高速模数转换器(ADC)的系统设计是一项具挑战性的任务。ADC输入接口设计有6个主要条件：输入阻抗、输入驱动、带宽、通带平坦度、噪声和失真。<br />
<img alt="" src="http://dl.eeworm.com/ele/img/829019-130R2161410F1.jpg" style="width: 365px; height: 308px;
数字设计教材
高速数字电路设计，国外经典教材。真心给力
针对高速应用的电流回授运算放大器
讯号路径设计讲座(9)针对高速应用的电流回授运算放大器<BR>电流回授运算放大器架构已成为各类应用的主要解决方案。该放大器架构具有很多优势，并且几乎可实施于任何需要运算放大器的应用当中。<BR>电流回授放大器没有基本的增益频宽产品的局限，随着讯号振幅的增加，而频宽损耗依然很小就证明了这一点。由于大讯号具有极小的失真，所以在很高的频率情况下这些放大器都具有极佳的线性度。电流回授放大器在很宽的增益范围
555时基集成电路简介
<p>
555 定时器是一种模拟和数字功能相结合的中规模集成器件。一般用双极性工艺制作的称为555，用CMOS 工艺制作的称为7555，除单定时器外，还有对应的双定时器556/7556。555 定时器的电源电压范围宽，可在4.5V~16V 工作，7555 可在3~18V 工作，输出驱动电流约为200mA，因而其输出可与TTL、CMOS 或者模拟电路电平兼容。</p>
<p>
<img alt=
线性及逻辑器件选择指南
<P>绪论 3<BR>线性及逻辑器件新产品优先性<BR>计算领域4<BR>PCI Express®多路复用技术<BR>USB、局域网、视频多路复用技术<BR>I2C I/O扩展及LED驱动器<BR>RS-232串行接口<BR>静电放电(ESD)保护<BR>服务器/存储10<BR>GTL/GTL+至LVTTL转换<BR>PCI Express信号开关多路复用<BR>I2C及SMBus接口<B
一种增益增强型套筒式运算放大器的设计
设计了一种用于高速ADC中的全差分套筒式运算放大器.从ADC的应用指标出发,确定了设计目标,利用开关电容共模反馈、增益增强等技术实现了一个可用于12 bit精度、100 MHz采样频率的高速流水线(Pipelined)ADC中的运算放大器.基于SMIC 0.13 μm,3.3 V工艺,Spectre仿真结果表明,该运放可以达到105.8 dB的增益,单位增益带宽达到983.6 MHz,而功耗仅为2
定时器芯片555,556,7555,7556之关的联系与区别
555 定时器是一种模拟和数字功能相结合的中规模集成器件。一般用双极性工艺制作的称为 555，用 CMOS 工艺制作的称为 7555，除单定时器外，还有对应的双定时器 556/7556。555 定时器的电源电压范围宽，可在 4.5V~16V 工作，7555 可在 3~18V 工作，输出驱动电流约为 200mA，因而其输出可与 TTL、CMOS 或者模拟电路电平兼容。 555 定时器成本低，性能可靠
功率MOSFET的开通和关断原理
开通过程[ t0 ~ t4 ]：<br />
-- 在 t0 前，MOSFET 工作于截止状态，t0 时，MOSFET 被驱动开通；<br />
-- [t0-t1]区间，MOSFET 的GS 电压经Vgg 对Cgs 充电而上升，在t1 时刻，到达维持电压Vth，MOSFET 开始导电；<br />
<img alt="" src="http://dl.eeworm.com/ele/img/177
贴片胶与滴胶工艺
表面贴片胶(SMA,surface mount adhesives)用于波峰焊接和回流焊接，以保持组件在印刷电路<BR>板(PCB)上的位置，确保在装配线上传送过程中组件不会丢失。<BR>PCB装配中使用的大多数表面贴片胶(SMA)都是环氧树脂(epoxies)，虽然还有聚丙烯(acrylics)用于特殊的用途。在高速滴胶系统引入和电子工业掌握如何处理货架寿命相对较短的产品之后，环氧树脂已成为世界
ARBOR彩票机解决方案
<P><FONT style="BACKGROUND-COLOR: #cbe9cf">随着我国社会经济的高速发展,各项体育活动和福利事业受到人们越来越多的关注和重视,为筹集社会公交资金,推动发展公益事业,体育和福利彩票先后应运而生.</FONT></P>
实现UXGA解决方案的双通道AD9981设计准则
<div>
借助AD9981，利用一种双芯片“乒乓”配置可以实现超过110 MHz的像素时钟速率。双芯片解决方案与交替像素采样解决方案的不同之处在于，前者可以维持全速刷新率。双通道AD9981设计有多种实现方式。本应用笔记旨在让用户了解在实现这种配置时需要考虑的因素。相关变量包括布局和路由限制、时钟选择、图形控制要求和最高速率要求等。<br />
<img alt=""
高速数字电路设计-华为
高速数字电路设计，实用