systemverilog是新出现的一种高级硬件描述和验证语言
systemverilog是新出现的一种高级硬件描述和验证语言,这里给出了一些书和文章还有使用vmm方法开发testbench的例子
2015-12-14
93