虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

高速数字电路设计

  • 电子电路分析与设计-数字电路部分.rar

    电子电路分析与设计-数字电路部分,电子电路分析与设计-数字电路部分

    标签: 电子 数字电路

    上传时间: 2013-07-13

    上传用户:tiantian

  • 高速电路设计实践.rar

    高速电路设计实践,主要是相对硬件线路设计

    标签: 高速电路 实践

    上传时间: 2013-04-24

    上传用户:bruce5996

  • 基于FPGA的高速FIR数字滤波器设计.rar

    本论文设计了一种基于FPGA的高速FIR数字滤波器,滤波器实现低通滤波,截止频率为1MHz,通带波纹小于1 dB,阻带最大衰减为-40 dB,输入输出数据为8位二进制,采样频率为10MHz。 论文首先简要介绍了数字滤波器的基本原理和线性FIR数字滤波器的性质、结构,根据滤波器的性能要求选择窗函数、确定系数,在算法上为了满足数字滤波器的要求,对系数放大512倍并取整,并用Matlab对数字滤波器原理进行了证明。同时简述了EDA技术和FPGA设计流程。 其次,论文说明了FIR数字滤波器模块的划分,并用Verilog语言在Modelsim环境下进行了功能测试。对于数字滤波器系数中的-1,-2,4这些简单的系数乘法直接进行移位和取反,可以极大的节省资源和优化设计。而对普通系数乘法采用4-BANT(4bits-at-a-time)的并行算法,用加法累加快速实现了乘积的运算;另外,在本设计进行部分积累加时,采用舍取冗余位,主要是根据设计时已对系数进行了放大,而输出时又要将结果相应的缩小,所以在累加时,提前对部分积缩小,从而减少了运算量,从时间和资源上都得到了优化。 论文的最后分别用Modelsim和Quartus II进行了FIR数字滤波器的前仿真和后仿真,将仿真的结果和Matlab中原理验证时得到的理想值进行了比较,并对所产生的误差进行了分析。仿真结果表明:本16阶FIR数字滤波器设计能够实现截止频率为1MHz的低通滤波,并且工作频率可达150MHz以上。

    标签: FPGA FIR 数字

    上传时间: 2013-05-24

    上传用户:qiaoyue

  • 基于FPGA的高速FIR数字滤波器设计

    本论文设计了一种基于FPGA的高速FIR数字滤波器,滤波器实现低通滤波,截止频率为1MHz,通带波纹小于1 dB,阻带最大衰减为-40 dB,输入输出数据为8位二进制,采样频率为10MHz。 论文首先简要介绍了数字滤波器的基本原理和线性FIR数字滤波器的性质、结构,根据滤波器的性能要求选择窗函数、确定系数,在算法上为了满足数字滤波器的要求,对系数放大512倍并取整,并用Matlab对数字滤波器原理进行了证明。同时简述了EDA技术和FPGA设计流程。 其次,论文说明了FIR数字滤波器模块的划分,并用Verilog语言在Modelsim环境下进行了功能测试。对于数字滤波器系数中的-1,-2,4这些简单的系数乘法直接进行移位和取反,可以极大的节省资源和优化设计。而对普通系数乘法采用4-BANT(4bits-at-a-time)的并行算法,用加法累加快速实现了乘积的运算;另外,在本设计进行部分积累加时,采用舍取冗余位,主要是根据设计时已对系数进行了放大,而输出时又要将结果相应的缩小,所以在累加时,提前对部分积缩小,从而减少了运算量,从时间和资源上都得到了优化。 论文的最后分别用Modelsim和Quartus II进行了FIR数字滤波器的前仿真和后仿真,将仿真的结果和Matlab中原理验证时得到的理想值进行了比较,并对所产生的误差进行了分析。仿真结果表明:本16阶FIR数字滤波器设计能够实现截止频率为1MHz的低通滤波,并且工作频率可达150MHz以上。

    标签: FPGA FIR 数字 滤波器设计

    上传时间: 2013-07-15

    上传用户:lanwei

  • VHDL硬件描述语言与数字逻辑电路设计

    ·VHDL硬件描述语言与数字逻辑电路设计 

    标签: VHDL 硬件描述语言 数字逻辑 电路设计

    上传时间: 2013-04-24

    上传用户:李彦东

  • 高速数字设计(完整版)

    高速数字设计及信号完整性分析是从事硬件设计必读之物。

    标签: 高速数字

    上传时间: 2013-05-26

    上传用户:熊少锋

  • 《复杂数字电路与系统的VerilogHDL设计技术》

    ·《复杂数字电路与系统的VerilogHDL设计技术》

    标签: VerilogHDL 数字电路 设计技术

    上传时间: 2013-06-06

    上传用户:myworkpost

  • 高速电路设计实践

    很好的高速电路设计实践经验,是专家无私的奉献。好的话请给评价,谢谢。

    标签: 高速电路 实践

    上传时间: 2013-05-17

    上传用户:jxfzjh

  • 在数字电路的设计中

    在数字电路的设计中,时序设计是一个系统性能的主要标志,在高层次设计方法中,对时序控制的抽象度也相应提高,因此在设计中较难把握,但在理解RTL电路时序模型的基础上,采用合理的设计方法在设计复杂数字系统是行之有效的,通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高,并且系统的工作频率可以达到一个较高水平

    标签: 数字电路

    上传时间: 2013-08-18

    上传用户:nairui21

  • 利用Allegro进行差分信号(Differential Signal)在高速电路设计需要注意的问题

    差分信号(Differential Signal)在高速电路设计中的应用越来越广泛,差分线大多为电路中最关键的信号,差分线布线的好坏直接影响到PCB板子信号质量。

    标签: Differential Allegro Signal 差分信号

    上传时间: 2013-09-04

    上传用户:jennyzai