该文件是先入先出fifo的源代码和测试文件
该文件是先入先出fifo的源代码和测试文件...
该文件是先入先出fifo的源代码和测试文件...
16位高速加法器,采用verilog语言编写,已经成功仿真,能够运行...
Socket异步通信,线程,双端队列 网络实时通信。...
PIC12F629定时器1工作于异步方式,只要32.768KHz晶振误差5ppm,时间误差小于1秒/月....
DSP与串行AD组成的高速并行数据采集系统,在这篇文章里详细介绍了DSP与串行AD组成的高速并行数据采集系统方法,希望能对大家有用...