veriog实现的128位高速加法器
veriog实现的128位高速加法器,fpga实现...
veriog实现的128位高速加法器,fpga实现...
本项目实现了高速对称密码算法AES,可以用它直接加密文件模块。...
用HDPLD实现的高速并行乘法器,其输入为两个带符号位的4位二进制数...
该文档为基于XilinxFPGA高速串行接口的设计与实现总结文档,是一份很不错的参考资料,具有较高参考价值,感兴趣的可以下载看看………………...
该文档为基于FPGA的多路高速数据采集系统的实现讲解文档,结合数据采集系统在电能质量监测中的应用1介绍了一种基于 -./0的多路高速数据采集系统1给 出了硬件原理框图3并对系统进行了模块化的分析1讨论了影响同步采样性能的因素2实际应用证明1采用该 方法设计的系统能有效地完成多路同步高速数据采集任...