本文设计的井下网络分站作为“煤矿安全自动检测、监控及管理系统”的一个重要的组成部分，以ARM微控制器为核心，以操作系统μC/OS-Ⅱ为操作平台，采用TCP/IP协议栈实现了分站的网络通信功能，很好的解决了当前煤矿企业安全监控系统通信协议不一致的问题。 在硬件方面，严格按照《煤矿安全监控系统通用技术要求》完成了监控分站的总体硬件设计，并通过驱动网卡芯片RTL8019AS实现了以太网连接。选用PHILIPS的32位ARM芯片LPC2214作为分站的控制芯片，它带有16KB的静态RAM和256KB的高速FLASH，包含8路10位A/D，还有多个串行接口，可使用的GPIO高达76个(使用了外部存储器)，很好了满足了分站外接传感器的多样化要求。在人机对话方面，系统扩展了128×64的液晶和1×4的键盘。在通信方面，采用TCP/IP协议与地面主机进行通信，将各种参数传送到地面主机进行复杂的运算处理。 在软件方面，介绍了嵌入式操作系统μC/OS-Ⅱ的移植过程，并在此基础上分析了TCP/IP协议栈的实现；制定了统一的数据交换格式；通信过程中采用了标准的TCP/IP协议；详细介绍了几个主要程序模块的编程思路，如LCD显示、外部输入频率信号的计数及数据存储，并给出了在实际编程过程中遇到的问题及解决方法。 本监控分站根据《本质安全型“i”》标准将外部接入设备和分站作了电气隔离，该分站具有2路A/D数据采集；6路光电隔离数字量输入；2路光电隔离数字量输出对外部设备进行远程管理和控制；人机接口提供人机交互界面，提供按键操作和数据显示；RS485通信接口负责与外界设备进行通信；网络通信接口负责为各种监测监控系统提供兼容的接入接口；非易失性铁电存储器作为数据存储区以保证掉电后存储数据不丢失。
上传时间： 2013-04-24
上传用户：13160677563
随着现代计算机技术和互联网技术的飞速发展，嵌入式系统成为了当前信息行业最热门的焦点之一。而ARM以其高性能低功耗的特点成为目前应用最广泛的32位嵌入式处理器。在嵌入式操作系统方面，Linux凭借其性能优异、结构清晰、平台支持广泛、网络支持强劲及开放源代码等多方面的优势，被嵌入式系统开发者广泛地采用。Linux 2.6包含许多新的特性，为其在嵌入式领域的应用提供了强有力的支持，新的内核越来越多地应用于嵌入式Linux系统中。 本文的工作基于艾科公司研发的硬件平台Ark1600开展。该平台上集成了多个功能模块，例如LCD、12S、GPIO、12C等，同时支持XD、CF、MMC、SD等多种硬件存储设备，在设备通信方面提供了USB、串行通信等传输方式。本文的主要工作是研究Linux在ARM芯片上的移植，并在此基础上阐述Linux设备驱动的开发。 首先构建了交叉编译环境，然后在分析Ark1600硬件体系结构的基础上详细阐述了BootLoader程序设计与实现、Linux2.6内核移植、Ramdisk文件系统移植的全过程，为后续项目的实施搭建了一个良好的开发平台。论文最后阐述了Linux 2.6内核中开发块设备驱动程序的实现方法，并以XD块设备驱动程序为例，详细阐述了Linux驱动程序的开发流程。 主要工作量在于BootLoader程序的设计与实现、Linux系统移植和XD块设备驱动程序的开发。因为项目平台独特的硬件环境，一些程序代码要严格依赖硬件设备设计。在Linux移植中的主要工作包括串口控制台的驱动、设置系统的存储布局、初始化系统定时器、初始化系统中断、在Linux系统中建立标识本硬件平台的结构体变量、配置并编译Linux内核等。
上传时间： 2013-05-18
上传用户：wzr0701
数字摄影的兴起不可避免地引起了数码相框的发展，因为仅有不到35％的数码照片被打印。数码相框的基本原理就是采用普通相框的造型，把原来相框中间的照片部分换成液晶显示屏，配上电源，存储介质等，使得同一个相框内可以循环播放照片，比普通相框的单一显示功能更有优势。从2007年开始，数码相框的市场关注度开始激增。在2008年，数码相框市场呈现高速发展的态势，具有极高的潜在市场价值。 本论文以此为出发点，进行数码相框软件的开发研究工作。作为一款嵌入式产品，核心部件CPU采用了性能价格比、性能功耗比都很高的ARM架构处理器之中的一款——三星S3C2440A，显示器采用了支持双精度扫描的液晶显示屏。软件方面，Bootloader采用较为成熟的u-boot-1.1.4，Linux内核的版本为2.6.12，系统命令集由busybox构成。利用ARM处理器对Linux系统良好的移植性、自带的LCD控制器、音频控制器、SD与USB控制器的特点，进行图像显示、音频播放与文件管理。对于目前大部分数码相框在图片浏览和文件管理功能上的不足，本设计的图像显示功能充分利用了触摸屏功能，实现了图像的触摸式移动，使用户可以自由的观看放大后的图像；文件管理功能则设计成了类似windows的文件浏览器，不仅具有丰富的文件管理功能，而且使习惯了windows的广大用户可以很快的熟悉此功能，并为将来升级为下一代的细分产品——数码相册做好准备。 本设计的核心是基于ARM平台的系统移植与基于QT的应用程序设计。首先根据系统的总体设计思路选择合适的硬件组合；然后在此基础上进行u-boot的移植，嵌入式Linux的移植，QT Embedded/Qtopia的移植，以及最后QT图形界面的设计。
上传时间： 2013-04-24
上传用户：rockjablew
虽然印制电路板（PCB）布线在高速电路中具有关键的作用，但它往往是电路设计过程的最后几个步骤之一。高速 PCB 布线有很多方面的问题，关于这个题目已有人撰写了大量的文献。本文主要从实践的角度来探讨高速电路的布线问题。主要目的在于帮助新用户当设计高速电路 PCB 布线时对需要考虑的多种不同问题引起注意。另一个目的是为已经有一段时间没接触PCB 布线的客户提供一种复习资料。由于版面有限，本文不可能详细地论述所有的问题，但是我们将讨论对提高电路性能、缩短设计时间、节省修改时间具有最大成效的关键部分。
上传时间： 2013-04-24
上传用户：DanXu
高速数字电路设计教材 华为黑魔手册翻译
上传时间： 2013-07-20
上传用户：ZHWKLIU
偏振模色散(PMD)是限制光通信系统向高速率和大容量扩展的主要障碍，尤其是160Gb/s光传输系统中，由PMD引起的脉冲畸变现象更加严重。为了克服PMD带来的危害，国内外已经开始了对PMD补偿的研究。但是目前的补偿系统复杂、成本高且补偿效果不理想，因此采用前向纠错(FEC)和偏振扰偏器配合抑制PMD的方法，可以实现低成本的PMD补偿。 在实验中将扰偏器连入光时分复用系统，通过观察其工作前后的脉冲波形，发现扰偏器的应用改善了系统的性能。随着系统速率的提高，对扰偏器速率的要求也随之提高，目前市场上扰偏器的速率无法满足160Gb/s光传输系统要求。通过对偏振扰偏器原理的分析，决定采用高速控制电路驱动偏振控制器的方法来实现高速扰偏器的设计。扰偏器采用铌酸锂偏振控制器，其响应时间小于100ns，是目前偏振控制器能够达到的最高速率，但是将其用于160Gb/s高速光通信系统扰偏时，这个速率仍然偏低，因此，提出采用多段铌酸锂晶体并行扰偏的方法，弥补铌酸锂偏振控制器速率低的问题。通过对几种处理器的分析和比较，选择DSP+FPGA作为控制端，DSP芯片用于产生随机数据，FPGA芯片具有丰富的I/O引脚，工作频率高，可以实现大量数据的快速并行输出。这样的方案可以充分发挥DSP和FPGA各自的优势。另外对数模转换芯片也要求响应速度快，本论文以FPGA为核心，完成了FPGA与其它芯片的接口电路设计。在QuartusⅡ集成环境中进行FPGA的开发，使用VHDL语言和原理图输入法进行电路设计。 本文设计的偏振扰偏器在高速控制电路的驱动下，可以实现大量的数据处理，采用多段铌酸锂晶体并行工作的方法，可以提高偏振扰偏器的速率。利用本方案制作的扰偏器具有高扰偏速率，适合应用于160Gb/s光通信系统中进行PMD补偿。
上传时间： 2013-04-24
上传用户：suxuan110425
近年来,随着微电子技术的高速发展,数字图像压缩编码技术的逐渐成熟,实时图象处理在多媒体、HDTV、图像通信等领域有着越来越广泛的应用,图像压缩/解压的IC芯片也已成为多媒体技术的核心,实现这些算法芯片的研究成为信息产业的新热点.该文基于FPGA设计了JPEG图像压缩编解码芯片,通过改进算法优化结构,在合理地利用硬件资源的条件下,有效地挖掘出算法内在的并行性.在JPEG编码器设计中,改进了JEONG的DCT变换算法,采用流水线优化算法解决时间并行性问题,提高了DCT/IDCT模块的运算速度;设计了基于查找表结构的定点乘法器,便于在设计中共享乘法单元,以适应流水线设计的要求;依据Huffman编码表的规律性,采用并行查找表结构,用较少的存储单元完成Huffman编解码的运算,同时也提高了编解码速度.在JPEG解码器设计中,根据Huffman码字本身的特点和JPEG标准,设计了一种Huffman码字分组结构,基于该结构提出分组Huffman查找表及地址编码的设计方法,进而完成了新的快速Huffman解码算法及其模块设计.整个设计及其各个模块都在ALTERA公司的EDA工具QUARTUSII平台上进行了逻辑综合及功能和时序仿真.综合和仿真结果表明,基于FPGA的JPEG图像编解码芯片消耗很少的FPGA硬件资源,达到了较高的工作频率,在速度和资源利用率方面均达到了较优的状态,可满足实时JPEG图像编解码的要求.在逻辑设计的基础上,该设计可以进一步作硬件仿真和实验,将源代码烧录进FPGA芯片,作为独立器件或有自主知识产权的JPEG IP模块,应用于可视电话、手机和会议电视等低成本JPEG编解码系统的实现.
上传时间： 2013-05-31
上传用户：yuying4000
现代自动化生产技术迅猛发展,对保证其产品质量的检测技术也提出了更高的要求,许多传统的检测手段已不能满足现代化大生产的需求.而在计算机视觉理论基础上发展起来的视觉检测技术以其高精度、非接触、自动化程度高等优点满足了现代生产过程在线检测的要求,逐渐由实验室走向工业现场,得到了日益广泛的应用.随着现代生产节拍的不断加快,以及检测节点的增多,处理数据量的增大,对视觉检测系统的测量速度提出了更高的要求,而在现有的检测系统中,实现100％实时在线检测的关键问题是提高视觉图像的处理速度,从而提高整个视觉检测系统的处理速度.因此该文提出基于FPGA的高速图像处理系统的设计方案,得到了国家"十五"攻关项目"光学数码柔性通用坐标测量机"的资助.该文针对以下三个方面进行研究并取得一定的成果:(一)高速图像处理硬件解决方案的研究通过分析现有的几种实现高速图像处理的方法的优缺点,提出了基于现场可编程逻辑器件FPGA(Field Programmable Gate Array)技术的高速图像处理系统的方案,并构建了其硬件平台.(二)基于USB总线的通讯采用USB专用接口芯片,实现高速图像处理系统与PC机的通讯验证硬件设计的正确性.(三)基于FPGA的图像处理的研究分析图像处理的特点及其基本的方法,初步研究了基于FPGA的图像低层次处理的硬件化方法的实现.
上传时间： 2013-04-24
上传用户：tb_6877751
激光测距是激光技术在军事上最早和最成熟的应用，自1961．年美国休斯飞机公司研制成功世界上第一台激光测距机之后，激光测距技术发展迅速。如今，它已经被广泛运用于军用领域和民用领域。为了进一步提高我国激光测距水平，研制更高性能激光测距机依然是我国国防科技研究中的重要课题之一。其中，测距精度是激光测距机的一个重要参数。而激光测距机能否准确的检测激光回波信号将直接影响测距精度。 脉冲激光测距系统主要包括激光发射子系统、激光回波探测子系统、回波检测与主控子系统、终端显示子系统等组成。其中设计高精度激光回波检测与主控子系统是实现高精度激光测距的核心问题。传统激光回波检测与主控子系统通常采用分立元件和小规模集成电路设计，电路复杂且精度较低。随着数字电路设计技术的发展，已出现大规模可编程逻辑器件FPGA(现场可编程门阵列)和CPLD(复杂可编程逻辑器件)。采用FPGA代替传统的分立元件和小规模集成电路来设计激光回波检测与主控子系统，不仅提高了回波检测精度，同时简化了整个测距系统的设计。 本文研究了将激光回波信号直接送入FPGA进行检测的方案。同时，采用这种方案设计了一种激光回波检测系统，并把它成功运用在一引信项目中。这种方案电路设计简单，易于实现。在实际应用中，由于激光回波探测子系统只是完成由光信号到电信号的转换及简单放大，理论分析和试验结果均表明，采用该方案进行回波检测的精度较低，这种回波检测方法也只能应用在测距精度要求低的项目中。 为了满足另一高精度测距项目的需要，在FPGA直接进行激光回波检测方案的基础上，设计了一种高精度激光回波检测系统。文中介绍了其实现原理，理论上分析了该系统所能达到的回波检测精度及整机测距系统的测距精度。与第一种方案相比，该方案引入了超高速数据采集电路。由于采样速率高达lGsps，该方案实现的难点在于如何保证数据采集电路的稳定工作。文中从总体方案的设计，到器件的选型，硬件电路板的实现等方面做了详细的阐述，最终完成了系统硬件电路设计。接着介绍了系统程序设计。后面给出了试验测试结果，该系统工作稳定，性能良好。系统设计中引入的超高速数据采集电路有着广泛的应用，为其他相关设计提供了参考。最后，对全文做了工作总结，并给出了接下来的后续工作与展望。 本文在高速FPGA对激光回波信号检测方向取得了一定的成果，为进一步研究提供了参考价值。
上传时间： 2013-06-13
上传用户：cy1109
本文提出了一种高速Viterbi译码器的FPGA实现方案。这种Viterbi译码器的设计方案既可以制成高性能的单片差错控制器，也可以集成到大规模ASIC通信芯片中，作为全数字接收的一部分。 本文所设计的Viterbi译码器采用了基四算法，与基二算法相比，其译码速率在理论上约提升一倍。加一比一选单元是Viterbi译码器最主要的瓶颈所在，本文在加一比一选模块中采用了全并行结构的设计方法，这种方法虽然增加了硬件的使用面积，却有效的提高了译码器的速率。在幸存路径管理部分采用了两路并行回溯的设计方法，与寄存器交换法相比，回溯算法更适用于FPGA开发设计。为了提高译码性能，减小译码差错，本文采用较大译码深度的回溯算法以保证幸存路径进行合并。实现了基于FPGA的误码测试仪，在FPGA内部完成误码验证和误码计数的工作。 与基于软件实现译码过程的DSP芯片不同，FPGA芯片完全采用硬件平台对Viterbi译码器加以实现，这使译码速率得到很大的提升。针对于具体的FPGA硬件实现，本文采用了硬件描述语言VHDL来完成设计。通过对译码器的综合仿真和FPGA实现验证了该方案的可行性。译码器的最高译码输出速率可以达到60Mbps。
上传时间： 2013-04-24
上传用户：181992417
