ARM7 是一种低电压，通用32 位RISC 微处理器单元，可作一般应用或嵌入到ASIC 或CSIC中，其简洁一流的设计特别适用于电源敏感的应用中。ARM7 的小尺寸使它特别适合集成到比较大的客户芯片中，此芯片中也可以包含RAM, ROM, DSP，逻辑控制和其他代码。 增强特性：ARM7 和ARM6 有相似性，但增加了以下功能：基于亚微米的制程，增加了速度，减少了电源消耗3V 操作，很小的电源消耗，并同5V 系统兼容较高的时钟对所以程序执行较快。特性总结：l 32 位的RISC 结构处理器（包括32 位地址线和数据线）；l Little/Big Endian 操作模式；l 高性能RISC17 MIPS sustained @ 25 MHz (25 MIPS peak)@ 3Vl 较低的电压损耗0.6mA/MHz@ 3V fabricated in .8 m CMOS全静态操作l 适用于对电源比较敏感的应用中l 快速中断响应l 适用于实时系统l 支持虚拟内存l 支持高级语言l 简单但功能强大的指令系统
上传时间： 2013-10-24
上传用户：座山雕牛逼
Verilog_HDL的基本语法详解（夏宇闻版）:Verilog HDL是一种用于数字逻辑电路设计的语言。用Verilog HDL描述的电路设计就是该电路的Verilog HDL模型。Verilog HDL既是一种行为描述的语言也是一种结构描述的语言。这也就是说，既可以用电路的功能描述也可以用元器件和它们之间的连接来建立所设计电路的Verilog HDL模型。Verilog模型可以是实际电路的不同级别的抽象。这些抽象的级别和它们对应的模型类型共有以下五种： 系统级（system）：用高级语言结构实现设计模块的外部性能的模型。 算法级（algorithm）：用高级语言结构实现设计算法的模型。 RTL级（Register Transfer Level）：描述数据在寄存器之间流动和如何处理这些数据的模型。 门级（gate-level）：描述逻辑门以及逻辑门之间的连接的模型。 开关级（switch-level）：描述器件中三极管和储存节点以及它们之间连接的模型。 一个复杂电路系统的完整Verilog HDL模型是由若干个Verilog HDL模块构成的，每一个模块又可以由若干个子模块构成。其中有些模块需要综合成具体电路，而有些模块只是与用户所设计的模块交互的现存电路或激励信号源。利用Verilog HDL语言结构所提供的这种功能就可以构造一个模块间的清晰层次结构来描述极其复杂的大型设计，并对所作设计的逻辑电路进行严格的验证。 Verilog HDL行为描述语言作为一种结构化和过程性的语言，其语法结构非常适合于算法级和RTL级的模型设计。这种行为描述语言具有以下功能： · 可描述顺序执行或并行执行的程序结构。 · 用延迟表达式或事件表达式来明确地控制过程的启动时间。 · 通过命名的事件来触发其它过程里的激活行为或停止行为。 · 提供了条件、if-else、case、循环程序结构。 · 提供了可带参数且非零延续时间的任务（task）程序结构。 · 提供了可定义新的操作符的函数结构（function）。 · 提供了用于建立表达式的算术运算符、逻辑运算符、位运算符。 · Verilog HDL语言作为一种结构化的语言也非常适合于门级和开关级的模型设计。因其结构化的特点又使它具有以下功能： - 提供了完整的一套组合型原语（primitive）; - 提供了双向通路和电阻器件的原语; - 可建立MOS器件的电荷分享和电荷衰减动态模型。 Verilog HDL的构造性语句可以精确地建立信号的模型。这是因为在Verilog HDL中，提供了延迟和输出强度的原语来建立精确程度很高的信号模型。信号值可以有不同的的强度，可以通过设定宽范围的模糊值来降低不确定条件的影响。 Verilog HDL作为一种高级的硬件描述编程语言，有着类似C语言的风格。其中有许多语句如：if语句、case语句等和C语言中的对应语句十分相似。如果读者已经掌握C语言编程的基础，那么学习Verilog HDL并不困难，我们只要对Verilog HDL某些语句的特殊方面着重理解，并加强上机练习就能很好地掌握它，利用它的强大功能来设计复杂的数字逻辑电路。下面我们将对Verilog HDL中的基本语法逐一加以介绍。
标签： Verilog_HDL
上传时间： 2014-12-04
上传用户：cppersonal
在当今,流行的编程软件种类繁多，它们编程方便、易于维护，但是在与硬件直接打交道和编制系统软件时却束手无策，于是C语言就有了用武之地。C语言作为汇编语言与高级语言之间的一种过渡语言，兼有汇编语言的高效和高级语言的方便。 在通讯中，为了保证行运安全可靠，标准的串行口必须具有许多握手信号和状态信息。这是因为通讯的各个计算机CPU速度不一样（这会导致“错帧”）以及发送机发送数据速度比接收机接收速度快（这会导致“过冲”）。为解决这个问题，我们采用一个简单的握手信号，即发送机每次仅发送半个字节（低4位）的数据，而另外半个字节（高4位）则用来传送信息。我们可以对信息位（高4位）进行如下简单的编码：
标签： 编程软件
上传时间： 2015-02-02
上传用户：q123321
本书以Keil 公司最新版本的C51 编译器为核心，阐述了在Windows 环境下采用单片 机高级语言C51 进行应用系统程序设计的基本原理和方法，详细介绍了Keil C51 的 Windows 集成开发环境Vision 51 和软件仿真器dScope51 的强大功能和具体使用方法。在 Windows 集成开发环境pVision 51 中，可以完成从源程序编写、编译、连接定位到目标文件 的仿真调试等的全部工作。dScope 51 是一种基于Windows 的多窗口软件仿真器，它可以在 完全没有8051 单片机硬件的情况下模拟调试各种应用程序，即使对单片机内部特殊集成功 能的编程，也可以找到对应的模拟窗口。 本书对最新版本C51 编译器新增加的控制命令作了全面介绍；给出了最新C51 运行库 函数及其应用范例；对Keil C51 的各种应用工具，如BL51 连接定位器、A51 宏汇编器、 LIB51 库管理程序以及OH51 符号转换程序等都作了详细介绍；还介绍了单片机实时多任务 操作系统RTX51 及其子集RTX51 TINY 的具体功能与应用方法。 本书强调先进性和实用性。全书各章列举了大量程序实例，并附赠一张配套光盘。因此 本书既适合广大从事单片机应用系统开发研制的工程技术人员的阅读，也可以作为高等工科 院校相应专业大学生或研究生的教学用书。
上传时间： 2015-03-25
上传用户：zxc23456789
使用DSP软件实现UART功能.一般教科书上提供的UART收发的程序往往是一段采用轮循（Polling）方式完成收发的简单代码。但对于高速的AVR来讲，采用这种方式大大降低了 MUC的效率。在使用AVR时，应根据芯片本身的特点（片内大容量数据存储器RAM，更适合采用高级语言编写系统程序），编写高效可靠的UART收发接口（低层）程序。下面是一个典型的USART的接口程序。
上传时间： 2013-12-15
上传用户：fxf126@126.com
硕士论文题目:网络环境下组态软件的研究与开发 主要内容:该文通过对网络技术和组态软件的研究与分析,提出了一种网络环境下组态软件的结构框架,并通过编程实现了基于Web的组态软件的开发.通过对计算机网络在工业信息监视系统上的应有物分析,我们将Internet技术与工业现场监视系统结合起来,从而形成了一种新的基于浏览器的工业信息监视系统 在课题的开发设计中,采用将工业现场自动化中各类实时信息,连接进入企业本地网络的服务器中,并以HTML文本的形式进行实时发布的设计方案,实现了动态画面的实时刷新 在实时任务处理中,引入了“任务控制块”（TaskControlBlock）的概念,针对系统的任务调度提出了一种基于高级语言的任务处理机制-任务轮转优先权调度机制（TaskCyclePriorityScheduling）,同时采用了自定义消息以及多线程并行运行,提高了系统的响应速度 在系统实现中,通过对软件结构的分析,我们运用了面向对象的程序设计方法,完成了画面的设计与显示,实现了组态软件的开发.
上传时间： 2013-12-24
上传用户：lepoke
免安装板，免注册，可编辑C等各种高级语言和汇编语言，和16进制文件。
标签：
上传时间： 2013-12-23
上传用户：xymbian
开发一个OS，尽管绝大部分代码只需要用C/C++等高级语言就可以了，但至少和硬件相关部分的代码需要使用汇编语言，另外，由于启动部分的代码有大小限制，使用精练的汇编可以缩小目标代码的Size
标签：
上传时间： 2013-12-13
上传用户：bruce
ARM编程特别是系统初始化代码的编写中通常需要实现中断的响应、解析跳转和返回等操作，以便支持上层应用程序的开发，而这往往是困扰初学者的一个难题。中断处理的编程实现需要深入了解ARM内核和处理器本身的中断特征，从而设计一种快速简便的中断处理机制。需要说明的是，具体的上层高级语言编写的中断服务函数不在本文的讨论范围之内
上传时间： 2014-12-05
上传用户：haoxiyizhong
对正弦信号自相关和互相关运算的实验。在进行算法模拟时首先应对一个实时数字信号处理的任务选择一种方案和多种算法，用计算机高级语言如（c、Matlab等工具)验证算法能否满足系统的性能指标；然后从多种信号处理算法中找出最佳或准最佳算法。
上传时间： 2015-09-19
上传用户：luopoguixiong
