虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

高效时序

  • 基于ARM和CPLD的氢气参数实时监测系统

    在电力现代化建设中,提高发电机发电效率是其中重要的一环,氢气作为导热性冷却介质广泛的应用于发电设备,作为冷却剂,它可以有效地提高其发电效率,但它又是一种易燃易爆气体,所以使氢气参数处于正常范围,保证发电机高效、安全正常工作就变得至关重要,因此对氢气参数进行实时监测有着重要的意义。 本论文研究和开发了基于ARM和CPLD的氢气参数监测系统,首先简要的分析了氢冷发电机系统对氢气参数进行监测的必要性以及当前电力系统氢气参数监控系统的发展情况。然后提出了一种利用无线通信手机短消息业务SMS、工控总线Modbus通信协议和RR485总线、SD卡海量存储等技术实现发电机系统多氢气参数的现场实时监测系统的设计方案。该方案以功能强大的ARM处理器作为系统的核心。采用高精度的16位AD转换芯片,并使用两种滤波算法的结合对信号进行数字滤波,满足系统对氢气参数采集精度的要求。同时系统结合CPLD技术,用于解决系统内微控器I/O口不足以及SD卡驱动的问题,本论文采用一片CPLD扩展I/O口,每一个扩展的I/O口都分配固定的地址,ARM微控器可以通过外部总线控制扩展I/O口的输出电平。SD卡(Secure Digital Memory Card)中文翻译为安全数码卡,是一种基于半导体快闪记忆器的新一代记忆设备,具有低成本,大容量的特点,系统的历史数据存储使用了SD卡作为存储介质,系统并没有直接使用ARM处理器读写SD卡,而是使用了拥有1270个逻辑单元的MAXⅡ1270 CPLD来驱动SD卡,在CPLD中使用VHDL语言设计了SD卡的总线协议,外部总线接口,SRAM的读写时序等,这样既可以提高微处理器SD卡的读写速度,增强微处理器程序的移植性,又可以简化微处理器读写SD卡的步骤并减少微处理器的负担。 本论文的无线数据传输采用GSM无线通信技术的SMS业务远传现场数据,设计了GSM模块的软件硬件,实现了报警等数据的无线传输,系统的有线传输采用了基于Modbus通信协议的RS485总线通信方式,采用这两种通信方式使系统的通信更加灵活、可靠。本论文最后分析了系统的不足并且提出了具体的改进方向。

    标签: CPLD ARM 氢气 参数

    上传时间: 2013-05-26

    上传用户:emouse

  • H.264帧内预测算法优化及几个重要模块的FPGA实现

    H.264作为新一代视频编码标准,相比上一代视频编码标准MPEG2,在相同画质下,平均节约64﹪的码流。该标准仅设定了码流的语法结构和解码器结构,实现灵活性极大,其规定了三个档次,每个档次支持一组特定的编码功能,并支持一类特定的应用,因此。H.264的编码器的设计可以根据需求的不同而不同。 H.264虽然具有优异的压缩性能,但是其复杂度却比一般编码器高的多。本文对H.264进行了编码复杂度分析,并统计了整个软件编码中计算量的分布。H.264中采用了率失真优化算法,提高了帧内预测编码的效率。在该算法下进行帧内预测时,为了得到一个宏块的预测模式,需要进行592次率失真代价计算。因此为了降低帧内预测模式选择的计算复杂度,本文改进了帧内预测模式选择算法。实践证明,在PSNR值的损失可以忽略不计的情况下,该算法相比原算法,帧内编码时间平均节约60﹪以上,对编码的实时性有较大帮助。 为了实现实时编码,考虑到FPGA的高效运算速度和使用灵活性,本文还研究了H.264编码器基本档次的FPGA实现。首先研究了H.264编码器硬件实现架构,并对影响编码速度,且具有硬件实现优越性的几个重要部分进行了算法研究和FPGA.实现。本文主要研究了H.264编码器中整数DCT变换、量化、Zig-Zag扫描、CAVLC编码以及反量化、逆整数DCT变换等部分。分别对这些模块进行了综合和时序仿真,并将验证后通过的系统模块下载到Xilinx virtex-Ⅱ Pro的FPGA中,进行了在线测试,验证了该系统对输入的残差数据实时压缩编码的功能。 本文对H.264编码器帧内预测模式选择算法的改进,算法实现简单,对软件编码的实时性有很大帮助。本文对在单片FPGA上实现H.264编码器做出了探索性尝试,这对H.264编码器芯片的设计有着积极的借鉴性。

    标签: FPGA 264 帧内预测 算法优化

    上传时间: 2013-05-25

    上传用户:refent

  • RS编译码的FPGA实现

    RS(Reed-Solomon)码是差错控制领域中一类重要的线性分组码,由于其出众的纠错能力,被广泛地应用于各种差错控制系统中,以满足对数据传输通道可靠性的要求。 本文主要研究RS码的编译码方法以及基于FPGA(Field Programmable Gate Array)的RS码的实现方法。对所设计的编码译码器的主要性能指标进行了仿真及实际功能测试,并给出了时序仿真波形图和实际测试的结果。最后对于RS软判决译码器的实现进行试探性的研究。 本文的主要工作有:1)采用现场可编程门阵列(FPGA)实现了 RS 码的编码和译码;2)采用更高效的RiBM算法,不仅减少了逻辑单元(Logic Element)的使用量,而且速度上也得到提高;3)用 VHDL 语言实现RS编码译码,包括伽罗华(Galoias)域内的乘法除法器的设计,伴随式求解电路,关键方程求解电路等;4)对于钱搜索电路的实现进行了改进;5)硬件上用ALrERA公司Cyclone系列的。EP1C20F324C8芯片加以实现。

    标签: FPGA RS编译码

    上传时间: 2013-04-24

    上传用户:qoovoop

  • OFDMMIMO系统接收机关键技术研究与FPGA实现

    近年来,移动通信技术在全球范围内得到了迅猛的发展及应用,各种全新的无线通信概念层出不穷、各种新的体制及其关键技术日新月异。由于正交频分复用(OFDM)技术可以高效地利用频谱资源并有效地对抗频率选择性衰落,多入多出(MIMO)利用多个天线实现多发多收,在不增加带宽和发送功率的情况下,可以成倍提高信道容量,因此OFDM-MIMO技术被广泛认为是后三代通信系统(B3G)的关键技术,是当今移动通信领域研究的热点。 本文对OFDM-MIMO通信系统接收机的关键技术--数字下变频,OFDM同步、解调进行了相关研究,在多天线接收板的XC2VP70-5FF1704芯片上,完成了数字下变频,OFDM同步和解调的FPGA设计与实现。通过功能仿真、时序仿真、板级电路测试,验证了该设计的正确性。 本文首先介绍了OFDM基本原理以其特点,然后对同步技术和数字下变频技术作了相应的介绍。同步是OFDM系统设计中的一项关键技术,即是针对系统中存在的时间偏差、频率偏差进行定时恢复、频偏的估计与补偿,来减少各种同步偏差对系统性能的影响。数字下变频是软件无线电的核心技术之一,其基本功能是从高速中频数字信号中提取所需的窄带信号,将其下变频为基带信号,降低数据率,以供后续DSP器件作进一步处理。 在数字下变频器的设计和实现方面,本文先介绍了数字下变频器的原理和基本结构,然后根据系统要求对其进行了设计,并在实现上作了一些简化,节约了硬件资源。 在对时间同步的设计和实现方面,本文采用了利用PN序列进行时间同步的算法。在实现上根据系统实际情况将数据分为四路分别与本地PN码做滑动相关运算,更有效的利用了同步数据,达到了更好的同步性能。 在OFDM的频率同步的设计和实现方面,本文采用重复的PN码两两相关来估计频偏值,并联合一个二阶负反馈环路进行补偿。该算法利用环路自身噪声带宽抑制噪声,提高频率估计精度,并同时利用负反馈扩大频偏估计范围。本文在对算法的详细研究分析的基础上对其进行了FPGA设计与实现。

    标签: OFDMMIMO FPGA 接收机

    上传时间: 2013-04-24

    上传用户:heminhao

  • QuartusII_5_0.rar

    Quartus II 软件5.0在高密度FPGA设计上具有性能和效率领先优势。此版本首次展示了业内编译增强技术以及多种新的高密度设计高效特性。 Quartus II软件5.0的新特性和增强功能包括: 编译和时序逼近的增强特性 编译增强特性缩短近70%编译时间 编译增强特性使设计人员能够根据综合和适配的需要,将设计划分为物理和逻辑分区,在特定设计分区上实施物理综合等高级优化技术,保持其他模块性能不变,从而提高时序逼近效率。SignalTap? II 嵌入式逻辑分析仪也可以采用该技术加速实现验证迭代。 时

    标签: QuartusII

    上传时间: 2013-06-06

    上传用户:dapangxie

  • 基于FPGA的雷达时序控制器设计与实现

    雷达是由许多具有不同功能的分立模块组成作为一个非常复杂的系统,不同模块之间必须按照一定的时序协调工作。雷达时序控制器以触发脉冲的形式,为这些模块提供工作所需的精确时序。现代雷达系统的时序控制主要采用MCU、 ...

    标签: FPGA 雷达 时序 制器设计

    上传时间: 2013-07-05

    上传用户:yhm_all

  • 飞思卡尔单片机高效C语言编程(中文)

    飞思卡尔单片机高效C语言编程,欢迎下载使用

    标签: 飞思卡尔 单片机 C语言编程

    上传时间: 2013-04-24

    上传用户:qazwsc

  • FPGA 时序分析

    FPGA时序分析文档。不错,应该有帮助。喜欢的朋友下载看看

    标签: FPGA 时序分析

    上传时间: 2013-05-19

    上传用户:yyq123456789

  • 华为_静态时序分析与逻辑设计.pdf

    华为_静态时序分析与逻辑设计,IC设计验证领域很有用

    标签: 华为 静态时序分析 逻辑设计

    上传时间: 2013-07-29

    上传用户:ljt101007

  • 讲解了在FPGA中时序设计时应该注意的问题

    讲解了在FPGA中时序设计时应该注意的问题,并分享了设计经验

    标签: FPGA 时序设计

    上传时间: 2013-08-06

    上传用户:竺羽翎2222