高层次
共 62 篇文章
高层次 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 62 篇文章，持续更新中。
C加加设计模式
c加加设计模式之外观模式为一系列子系统提供一个统一的接口.外关模式一个高层次的接口使子系统更加容易的使用.
VHDL数字系统设计与高层次综合.dat
资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->VHDL数字系统设计与高层次综合.dat
基于DSP+CPLD的新型智能监测系统设计与开发
· 摘要： 在对电力系统大型设备智能在线监测中,传统基于单片机的智能仪器系统暴露出系统灵活性不高软硬件通用性不强等诸多弊病.本文以WSM2000 DSP智能电动机保护装置项目为背景,提出DSP+CPLD新型智能监测系统的设计方案,它以DSP为底层主处理器,把所有控制电路、地址分配等设计在CPLD中,使整个系统结构简单化,体积小型化,功能多样化,为测控仪器向高层次智能化方向发展
FPGA在数字信号处理中的应用与研究
数字信号处理是信息科学中近几十年来发展最为迅速的学科之一.目前,数字信号处理广泛应用于通信、雷达、声纳、语音与图像处理等领域.而数字信号处理算法的硬件实现一般来讲有三种方式:用于通用目的的可编程DSP芯片;用于特定目的的固定功能DSP芯片组和ASIC;可以由用户编程的FPGA芯片.随着微电子技术的发展,采用现场可编程门阵列FPGA进行数字信号处理得到了飞速发展,FPGA正在越来越多地代替ASIC和
fpga经验谈（相当好）
在数字电路的设计中，时序设计是一个系统性能的主要标志，在高层次设计方法中，
对时序控制的抽象度也相应提高，因此在设计中较难把握，但在理解 RTL 电路时序模型的
基础上，采用合理的设计方法在设计复杂数字系统是行之有效的，通过许多设计实例证明采
用这种方式可以使电路的后仿真通过率大大提高，并且系统的工作频率可以达到一个较高水
平。
基于树状和分布式架构的MAP发现协议
在分析原有HMIPv6 网络架构的基础上提出一种基于树状和分布式架构相结合的网络架构。该架构可解决在HMIPv6 中的MAP<BR>发现协议的不足，解决较高层次MAP 的瓶颈问题和提高原有网络的鲁棒性
FPGACPLD经验谈
FPGA设计经验谈FPGA/CPLD数字电路设计经验分享 说明: 在数字电路的设计中，时序设计是一个系统性能的主要标志，在高层次设计方法中，对时序控制的抽象度也相应提高
LPC1100
M0的介绍，CortexM0处理器初探高性能的ARM® Cortex™-M0内核，ARM Cortex-M0内核支持系统改进（如增强debug功能）和更高层次的块集成
多路可控FPGA数字视频监控系统
在这个科技飞速发展的时代，社会发展的需求使技术一步步向更高层次发展，视频监控给人们带来了安全保障和便利。高性能，多功能的视频监控设备层出不穷，而电子设备数字化应用的深入促使视频监控设备有了新的发展方向。数字...
基于FPGA的8位增强型CPU设计与验证
随着信息技术的发展，系统级芯片SoC(System on a Chip)成为集成电路发展的主流。SoC技术以其成本低、功耗小、集成度高的优势正广泛地应用于嵌入式系统中。通过对8位增强型CPU内核的研究及其在FPGA(Field Programmable Gate Arrav)上的实现，对SoC设计作了初步研究。 在对Intel MCS-8051的汇编指令集进行了深入地分析的基础上，按照至顶向下的模
脑机接口载波提取算法的FPGA设计与实现
选择适当的信号分析方法从脑电记录中提取用户的信息和命令，是改进脑计算机接口通信速率的方法之一。因此，我们构建了一个基于自回归模型和小波变换多分辨分析的诱发电位单次提取的算法。但该算法计算复杂度较高，BCI系统的数据量较大，仅靠软件实现往往难以满足实时性的需求，为此我们提出来基于FPGA的BCI载波提取算法实现方式。 实时信号处理系统中，底层的信号处理算法计算量大，对处理速度的要求高，但运算结构相对
高质量C编程指南
高质量C编程指南是具有一定C基础的，进入更高层次的最佳选择
FPGA在数字信号处理中的应用与研究
数字信号处理是信息科学中近几十年来发展最为迅速的学科之一.目前,数字信号处理广泛应用于通信、雷达、声纳、语音与图像处理等领域.而数字信号处理算法的硬件实现一般来讲有三种方式:用于通用目的的可编程DSP芯片;用于特定目的的固定功能DSP芯片组和ASIC;可以由用户编程的FPGA芯片.随着微电子技术的发展,采用现场可编程门阵列FPGA进行数字信号处理得到了飞速发展,FPGA正在越来越多地代替ASIC和
high-levelsynthesis.rar
数字系统高层次综合讲座的讲义，格式为pdf，里面是PPT，
LPC1850中文介绍
LPC1850是LPC18xx系列产品中的一款，拥有以下性能特征。
LPC18xx ARM Cortex-M3的微控制器的嵌入式应用程序。ARM的Cortex-M3是下一代核心，提供系统增强功能，如低功耗，增强的调试功能，以及一个高层次的支持块集成。
基于FPGA的8位增强型CPU设计与验证.rar
随着信息技术的发展，系统级芯片SoC(System on a Chip)成为集成电路发展的主流。SoC技术以其成本低、功耗小、集成度高的优势正广泛地应用于嵌入式系统中。通过对8位增强型CPU内核的研究及其在FPGA(Field Programmable Gate Arrav)上的实现，对SoC设计作了初步研究。 在对Intel MCS-8051的汇编指令集进行了深入地分析的基础上，按照至顶向下的模
基于FPGA的10M100M以太网控制器的设计.rar
随着以太网技术的不断发展，网络的传输速度已经由最初的10M发展到现在的10,000M。用可编程逻辑器件(FPGA)实现以太网控制器与其它SOC系统的互连成为当前的研究热点。本文阐述了MAC层的FPGA设计、仿真及测试；介绍了整个系统的内部结构、模块划分，并对各个模块的设计过程进行了详细阐述，接着介绍了开发环境和验证工具，同时给出测试方案、验证数据、实现结果及时序仿真波形图。 对MAC层的主要功能模
基于dSPACE的运动控制仿真平台设计
·摘要： dSPACE公司所开发的实时控制器因其强大的功能而闻名,其高层次的开放语言-SIMULINK与DSP的实时交互使得引进软件设计方法和测试设计的系统成为可能.由于dSPACE控制器不是为了运动控制领域而特别开发的,所以就需要重点解决运动控制系统中安全逻辑、运动轨迹规划等这些在多数工业级别运动控制卡中常见的功能.本文将介绍一种基于dSAPCE控制器的运动控制平台的设计方法.利用d
Vivado高层次综合
感谢你对Vivado HLS也就是XILINX’s 高层次综合解决方案有兴趣，这个解决方案综合c，c++和系统c代码成Verilog和VHDL RTL结构。
AN54181-PSoC 3-Getting started with a PSoC 3 design project
PSoC 3 器件包含了一个与高度可配置的数字和模拟资源接
口的8051 处理器。强大的图形用户界面PSoC Creator 提
供了创建PSoC 3 项目的开发环境。PSoC Creator 可以让
设计者配置数字和模拟模块，并编写代码。PSoC Creator
带来了 PSoC 3 资源的高层次抽象，使得设计者快速地建立
新项目，而无需设计底层函数。