16阶FIR滤波器--本设计用VERILOG HDL语言串行DA算法实现16阶有限频率响应滤波器！
16阶FIR滤波器--本设计用VERILOG HDL语言串行DA算法实现16阶有限频率响应滤波器！...
频率计设计技术资料
📦 资源总数：48030
💻 源代码：64153
🔥 频率计设计热门资料
查看全部48030个资源 »这个文件包含了我前一段写的关于3~8电梯控制的4-5个程序!并且附有比较详细的注释.准确说这是一份课程设计报告.在最终版本的程序中对于FLEX10K系列器件只占用141个逻辑单元,频率可达60多Mhz
这个文件包含了我前一段写的关于3~8电梯控制的4-5个程序!并且附有比较详细的注释.准确说这是一份课程设计报告.在最终版本的程序中对于FLEX10K系列器件只占用141个逻辑单元,频率可达60多Mhz,选择CycloneII器件可达260多Mhz.因为包含了好几个程序,希望站长不要只安一个程序处理,...
基于FPGA的直接数字频率合成器（DDS）设计 （源程序）
基于FPGA的直接数字频率合成器（DDS）设计 （源程序）...
PIC单片计机设计~基于MPLAB的LED程序设计.
PIC单片计机设计~基于MPLAB的LED程序设计....
FIR数字滤波器的设计方法主要是建立在对理想滤波器频率特性作某种近似的基础上的。这些近似方法有窗函数法、频率抽样法、最佳一致逼近法。在这里只讨论窗函数法。程序中也是采用了这种方法。
FIR数字滤波器的设计方法主要是建立在对理想滤波器频率特性作某种近似的基础上的。这些近似方法有窗函数法、频率抽样法、最佳一致逼近法。在这里只讨论窗函数法。程序中也是采用了这种方法。...
💻 频率计设计源代码
查看更多 »📂 频率计设计资料分类